移位运算器SHIFTER 使用Verilog HDL 语言编写

VHDL/FPGA/Verilog 127 K 86 次下载 2014-01-16

资源详细信息

文件格式

RAR

文件大小

127 K

资源分类

VHDL/FPGA/Verilog

上传者

hlwang523

发布时间

2014-01-16 17:58

下载统计

86 次

所需积分

2 积分

移位运算器SHIFTER 使用Verilog HDL 语言编写 - 资源详细说明

移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。 CLK 是时钟脉冲输入，通过键5 产生高低电平M 控制工作模式， M=l 时带进位循环移位，由键8 控制CO 为允许带进位移位输入，由键7 控制:S 控制移位模式0-3 ，由键6 控制，显示在数码管LED8 上 D[7..0]是移位数据输入，由键2 和1 控制，显示在数码管2 和1 上 QB[7..0]是移位数据输出，显示在数码管6 和5 上:cn 是移位数据输出进位，显示在数码管7 上。

移位运算器SHIFTER 使用Verilog HDL 语言编写 - 源码文件列表

本资源包含 59 个源码文件支持在线预览，点击文件名即可查看

shifter.done

移位运算器SHIFTER 使用Verilog HDL 语言编写

资源详细信息

移位运算器SHIFTER 使用Verilog HDL 语言编写 - 资源详细说明

移位运算器SHIFTER 使用Verilog HDL 语言编写 - 源码文件列表

立即下载 移位运算器SHIFTER 使用Verilog HDL 语言编

下载说明与使用指南

下载说明

使用说明

积分获取方式

相关技术标签

相关VHDL/FPGA/Verilog资源推荐

立即下载移位运算器SHIFTER 使用Verilog HDL 语言编