欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
verilog语言实现的数字钟
verilog语言实现的数字钟
VHDL/FPGA/Verilog
4 K
197 次下载
2014-06-21
资源详细信息
文件格式
RAR
文件大小
4 K
资源分类
VHDL/FPGA/Verilog
上传者
foreigngirl
发布时间
2014-06-21 15:00
下载统计
197
次
所需积分
2 积分
verilog语言实现的数字钟 - 资源详细说明
verilog语言实现的数字钟,各种定时闹钟功能类似真实的表~利用EDA实验平台实现~~
verilog语言实现的数字钟 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
clock_verilog.txt
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 verilog语言实现的数字钟
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Verilog
#数字钟
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
Verilog
语言实现的
数字钟
Verilog语言实现的数字钟,各种定时闹钟功能类似真实的表~利用EDA实验平台实现~~...
2014-06-21
197 次
1079 浏览
2
Verilog
语言
数字钟
实现数字钟多种功能,计时,报时,闹钟等多种功能....
2025-03-24
2 次
514 浏览
3
数字电子钟的
Verilog
HDL语言描述。
数字电子钟的Verilog HDL语言描述。...
2014-01-12
117 次
1035 浏览
4
汇编语言实现
数字钟
功能
汇编语言实现数字钟功能,主要有时间、闹铃、秒表功能,课程设计,写的比较乱,希望耐心看...
2017-01-11
166 次
1053 浏览
5
Verilog
数字钟
带有时分秒 可以对时间进行设置...
2017-02-18
2 次
26 浏览
6
采用
Verilog
HDL语言编写的多功能
数字钟
采用Verilog HDL语言编写的多功能数字钟,包括四个功能:时间显示与设置、秒表、闹钟、日期显示与设置,源代码对FPGA和CPLD学习者价值很高,...
2016-03-21
108 次
1108 浏览
7
Verilog
语言实现
Verilog语言实现,利用BlockRAM实现FIFO。...
2014-11-18
121 次
1045 浏览
8
使用汇编语言实现数字时钟设计
使用汇编语言实现数字时钟设计,用7seg完成显示,并可以通过button对时钟进行调整。并包括系统仿真原理图,适合做设计者使用...
2017-01-12
142 次
1075 浏览
9
在80C51上用汇编语言实现的
数字钟
程序
在80C51上用汇编语言实现的数字钟程序,具有闹铃、秒表和设置时间等动能。...
2013-12-29
41 次
1092 浏览
10
数字时钟显示模块,用
Verilog
HDL 实现
数字时钟显示模块,用Verilog HDL 实现...
2016-03-03
87 次
1070 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源