verilog语言数字钟

相 关 资 源

• 基于CPLD的VHDL语言数字钟(含秒表)设计免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采...

  标签： CPLD VHDL 语言 数字

  上传时间： 2013-10-24

  上传用户：古谷仁美

• 基于vhdl语言数字钟免费下载

  资源简介：基于vhdl的数字钟，可以清零，置数，闹钟功能

  标签： vhdl 语言 数字

  上传时间： 2017-07-26

  上传用户：781502119

• 用verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能免费下载

  资源简介：用verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能

  标签： verilog DHL 语言 编写

  上传时间： 2013-12-15

  上传用户：维子哥哥

• 使用verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.免费下载

  资源简介：使用verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.

  标签： verilog 校时 语言 编写

  上传时间： 2014-01-26

  上传用户：417313137

• 采用verilog HDL语言编写的多功能数字钟免费下载

  资源简介：采用verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置，源代码对FPGA和CPLD学习者价值很高，

  标签： verilog HDL 语言 编写

  上传时间： 2016-03-21

  上传用户：270189020

• verilog语言实现的数字钟免费下载

  资源简介：verilog语言实现的数字钟，各种定时闹钟功能类似真实的表~利用EDA实验平台实现~~

  标签： verilog 语言 数字

  上传时间： 2014-06-21

  上传用户：plsee

• 基于verilog HDL设计的多功能数字钟免费下载

  资源简介：本文利用verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim

  标签： verilog HDL 多功能 数字

  上传时间： 2013-07-21

  上传用户：ve3344

• 基于verilog HDL设计的多功能数字钟免费下载

  资源简介：本文利用verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中...

  标签： verilog HDL 多功能 数字

  上传时间： 2013-11-10

  上传用户：hz07104032

• 基于FPGA的多功能数字钟的设计与实现 内附有详尽的verilog HDL源码免费下载

  资源简介：基于FPGA的多功能数字钟的设计与实现 内附有详尽的verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等

  标签： verilog FPGA HDL 多功能

  上传时间： 2013-08-18

  上传用户：问题问题

• 用verilog编写的多功能数字钟免费下载

  资源简介：用verilog编写的多功能数字钟

  标签： verilog 编写 多功能 数字

  上传时间： 2015-02-25

  上传用户：王者A

• 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟免费下载

  资源简介：大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚

  标签： max-plus vhdl 大学 加法器

  上传时间： 2013-12-23

  上传用户：qiaoyue

• 用verilog语言编写的全数字锁相环的源代码,基于fpga平台免费下载

  资源简介：用verilog语言编写的全数字锁相环的源代码,基于fpga平台

  标签： verilog fpga 语言 编写

  上传时间： 2015-06-13

  上传用户：wanqunsheng

• 文件名称：数字钟设计参考文章 文件信息：4个文件/pdf/－页 语言种类：中文 适合对象：新手/中手免费下载

  资源简介：文件名称：数字钟设计参考文章 文件信息：4个文件/pdf/－页 语言种类：中文 适合对象：新手/中手

  标签： 数字钟设计 对象 页

  上传时间： 2014-01-19

  上传用户：xg262122

• C语言开发的数字钟程序免费下载

  资源简介：C语言开发的数字钟程序，希望对大家有用！真是第二个文件！

  标签： C语言 数字 程序

  上传时间： 2014-01-14

  上传用户：一诺88

• eda课程设计:数字钟--vhdl语言全部源代码免费下载

  资源简介：eda课程设计:数字钟--vhdl语言全部源代码

  标签： vhdl eda 数字 语言

  上传时间： 2014-01-22

  上传用户：2467478207

• 这是用verilog语言编写AV型LCD屏的驱动程序CPLD上运行并调试成功的。可用作数字到模拟LCD转换免费下载

  资源简介：这是用verilog语言编写AV型LCD屏的驱动程序CPLD上运行并调试成功的。可用作数字到模拟LCD转换

  标签： LCD verilog CPLD 语言

  上传时间： 2014-01-05

  上传用户：徐孺

• FPGA上的verilog语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波免费下载

  资源简介：FPGA上的verilog语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波，方波，三角波，斜波，以及四种波形的任意两种的叠加，以及四种波形的叠加；通过控制频率控制字C的大小，以控制输出波形频率，实现1Hz的微调；通过地址变换实现波形...

  标签： verilog FPGA 语言编程 查找表

  上传时间： 2015-09-27

  上传用户：songrui

• 这是在FPGA上实现的数字钟功能免费下载

  资源简介：这是在FPGA上实现的数字钟功能，用verilog语言编程，已功过编译，仿真验证

  标签： FPGA 数字

  上传时间： 2013-12-18

  上传用户：R50974

• 用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子免费下载

  资源简介：用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子

  标签： vhdl VHDL 语言 多功能

  上传时间： 2014-12-20

  上传用户：chongcongying

• 基于verilog HDL设计的多功能数字钟免费下载

  资源简介：基于verilog HDL设计的多功能数字钟，有兴趣的

  标签： verilog HDL 多功能 数字

  上传时间： 2013-11-26

  上传用户：宋桃子

• 基于FPGA的多功能数字钟verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成）免费下载

  资源简介：基于FPGA的多功能数字钟verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。

  标签： verilog FPGA 2007 06

  上传时间： 2016-03-10

  上传用户：cc1915

• 是EDA设计的数字钟的VHDL语言程序免费下载

  资源简介：是EDA设计的数字钟的VHDL语言程序，可用Max+Plus2进行编译，仿真并下载到芯片中。

  标签： VHDL EDA 数字 语言程序

  上传时间： 2016-04-30

  上传用户：manlian

• 数字钟的verilog代码免费下载

  资源简介：数字钟的verilog代码，quartusII开发环境.

  标签： verilog 数字 代码

  上传时间： 2013-12-21

  上传用户：onewq

• 这是一个用verilog语言设计的数字频率及的源代码免费下载

  资源简介：这是一个用verilog语言设计的数字频率及的源代码，上传一下，供大家研究

  标签： verilog 语言 数字频率 源代码

  上传时间： 2013-12-23

  上传用户：tianjinfan

• 利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能免费下载

  资源简介：利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能，分别由6个数码管显示24h、60min、60s

  标签： VHDL 语言 数字 分

  上传时间： 2016-07-17

  上传用户：lunshaomo

• 基于FPGA的多功能数字钟的设计与实现 内附有详尽的verilog HDL源码免费下载

  资源简介：基于FPGA的多功能数字钟的设计与实现 内附有详尽的verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等

  标签： verilog FPGA HDL 多功能

  上传时间： 2016-09-06

  上传用户：1583060504

• 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟免费下载

  资源简介：设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。 实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 ...

  标签： 分 计时 数字

  上传时间： 2013-12-09

  上传用户：hphh

• 用汇编及C语言编写的数字钟程序包括电路图免费下载

  资源简介：用汇编及C语言编写的数字钟程序包括电路图

  标签： 汇编 C语言 数字 编写

  上传时间： 2014-11-27

  上传用户：l254587896

• 用高速硬件语言VHDL设计的全功能数字钟免费下载

  资源简介：用高速硬件语言VHDL设计的全功能数字钟，经测试运行稳定

  标签： VHDL 硬件 数字 语言

  上传时间： 2016-12-26

  上传用户：wxhwjf

• VHDL语言设计的数字钟 具有时分秒三段显示免费下载

  资源简介：VHDL语言设计的数字钟 具有时分秒三段显示

  标签： VHDL 语言 数字 时分

  上传时间： 2017-01-25

  上传用户：evil