欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
伽勒华域乘法器用于RS编码中
伽勒华域乘法器用于RS编码中
VHDL/FPGA/Verilog
2 K
85 次下载
2013-12-25
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
VHDL/FPGA/Verilog
上传者
lwc_1978
发布时间
2013-12-25 19:09
下载统计
85
次
所需积分
2 积分
伽勒华域乘法器用于RS编码中 - 资源详细说明
伽勒华域乘法器用于RS编码中,用verilogHDL语言实现
伽勒华域乘法器用于RS编码中 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
ff_mul.v
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 伽勒华域乘法器用于RS编码中
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#伽勒华域
#乘法器
#RS编码
#VerilogHDL
相关VHDL/FPGA/Verilog资源推荐
1
伽勒华域
乘法器
用于
RS编码
中
伽勒华域乘法器用于RS编码中,用VerilogHDL语言实现...
2013-12-25
85 次
1069 浏览
2
伽罗华域GF(q)
乘法器
verilog设计.rar
伽罗华域GF(q)乘法器verilog设计.rar...
2017-09-20
60 次
1239 浏览
3
Verilog hdl语言 伽罗华域GF(q)
乘法器
设计
Verilog hdl语言 伽罗华域GF(q)乘法器设计,可使用modelsim进行仿真...
2013-12-27
76 次
1137 浏览
4
精通verilog HDL语言编程源码之3--伽罗华域
乘法器
设计
精通verilog HDL语言编程源码之3--伽罗华域乘法器设计...
2013-12-18
91 次
1174 浏览
5
RS编码
解码中的域乘中对偶基与自由基系数转换
RS编码解码中的域乘中对偶基与自由基系数转换,用VC++实现...
2014-01-01
40 次
1154 浏览
6
RS编解码过程,并包括进制转换和域的变换,可用于RS码仿真
RS编解码过程,并包括进制转换和域的变换,可用于RS码仿真...
2014-01-11
110 次
1079 浏览
7
rs(15,9)编码器
verilog HDL语言实现的RS编码器,可以扩展,只需做简单的修改...
2025-02-28
2 次
8119 浏览
8
加法器 用
VerilogHDL
实现加罗华域加法器
加法器 用VerilogHDL实现加罗华域加法器...
2016-08-22
142 次
1092 浏览
9
基于PLD的RS码编译码器设计
基于PLD的RS码编译码器设计,用VHDL语言编写,编译通过,测试结果正确。...
2016-01-17
164 次
1117 浏览
10
关于rs码编码器的相关程序
关于rs码编码器的相关程序,利用硬件语言实现...
2014-01-03
151 次
1075 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源