虫虫虫开发者社区

上传资源

some example for verilog design

VHDL/FPGA/Verilog 90 K 79 次下载 2017-02-06

资源详细信息

文件格式

RAR

文件大小

90 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2017-02-06 10:24

下载统计

79 次

所需积分

2 积分

some example for verilog design - 资源详细说明

some example for verilog design

some example for verilog design - 源码文件列表

本资源包含 37 个源码文件支持在线预览，点击文件名即可查看

1

spi_interface.v

2

tcounter.v

3

mult16.v

4

ram256x8_altera.v

5

wpulse.v

6

mult_piped_8x8_2sc.v

7

addbook1.v

8

uart.v

9

s95.log

10

counter.v

11

counters_altera.v

12

addbook2.v

13

compinst.v

14

traffic_ls.v

15

addac.v

查看完整源码列表 (共 37 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 some example for verilog desig

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#Verilog #FPGA #数字电路 #硬件描述语言

相关VHDL/FPGA/Verilog资源推荐