欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
基于BOOTH的32位快速乘法器的设计源码
基于BOOTH的32位快速乘法器的设计源码
VHDL/FPGA/Verilog
3 K
75 次下载
2013-12-12
资源详细信息
文件格式
RAR
文件大小
3 K
资源分类
VHDL/FPGA/Verilog
上传者
tfwangxy
发布时间
2013-12-12 09:22
下载统计
75
次
所需积分
2 积分
基于BOOTH的32位快速乘法器的设计源码 - 资源详细说明
基于BOOTH的32位快速乘法器的设计源码
基于BOOTH的32位快速乘法器的设计源码 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
mul_booth.v
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 基于BOOTH的32位快速乘法器的设计源码
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#BOOTH乘法器
#数字电路
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
基于BOOTH的32位快速乘法器的设计源码
基于BOOTH的32位快速乘法器的设计源码...
2013-12-12
75 次
1249 浏览
2
32位浮点乘法器的设计
32位浮点乘法器的设计,讲的挺好的,供参考啊...
2013-11-28
173 次
1102 浏览
3
基于verilog的booth算法的乘法器
基于verilog的booth算法的乘法器...
2017-07-15
150 次
1105 浏览
4
32位元2進位SIGNED乘法器32位元SIGNED乘法器
32位元2進位SIGNED乘法器32位元SIGNED乘法器...
2013-12-17
121 次
1060 浏览
5
基于
FPGA
的32位除法器设计
Verilog HDL语言中虽然有除的运算指令,但是除运算符中的除数必须是2的幂,因此无法实现除数为任意整数的除法,很大程度上限制了它的使用领域。并且多数综合工具对于除运算指令不能综合出令人满意的结果...
2025-02-25
10 次
466 浏览
6
32位DSP乘法器分析与设计
·32位DSP乘法器分析与设计...
2024-06-11
9 次
9835 浏览
7
一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码
一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码...
2014-01-18
137 次
1128 浏览
8
基于改进4-2压缩结构的32位浮点乘法器设计
· 摘要: 本文介绍一种用于高性能DSP的32位浮点乘法器设计,通过采用改进Booth编码的树状4-2压缩器结构,提高了速度,降低了功耗,该乘法器结构规则且适合于VLSI实现,单...
2024-06-26
4 次
262 浏览
9
BOOTH乘法器
电路
BOOTH乘法器电路,基四实现,附带有testbench...
2013-12-23
180 次
1067 浏览
10
基于
FPGA
的快速阵列乘法器的实现
该文档为基于FPGA的快速阵列乘法器的实现详解资料,讲解的还不错,感兴趣的可以下载看看…………………………...
2021-10-24
3 次
7592 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源