Verilog module containing a synthesizable CRC function // * polynomial: (0 1 8) // * data width: 8 - 免费下载
VHDL/FPGA/Verilog资源
文件大小:2 K
💡 温馨提示:本资源由用户 w5525 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。