1.6个数码管动态扫描显示驱动 2.按键模式选择(时分秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹 VHDL/FPGA/Verilog 608 K 193 次下载 2016-08-02