以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法在底层布局器中对LVDS管脚进行约束的方法 - 免费下载

VHDL/FPGA/Verilog资源文件大小：127 K

📋 资源详细信息

文件格式

RAR

所属分类

VHDL/FPGA/Verilog

上传用户

上传时间

2013-12-08 05:47

文件大小

127 K

所需积分

2 积分

推荐指数

⭐⭐⭐⭐ (4/5)

💡 温馨提示：本资源由用户 sinba 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。

资源简介

以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等.

源码文件列表

📂 共 83 个源码文件点击文件名可在线查看源代码

1 📄

ddrfd.v.bak

大小: 1.82 KB

2 📄

m2_1.v

大小: 2 KB

3 📄

load_gen.v

大小: 2.12 KB

4 📄

piso.v

大小: 1.88 KB

5 📄

tx2bit.ucf

大小: 2.04 KB

6 📄

tx2bit.cel

7 📄

tx2bit.v

大小: 3.36 KB

8 📄

ddrfd.v

大小: 1.82 KB

9 📄

m2_1.v.bak

大小: 2 KB

10 📄

m2_1.jhd

大小: 13 B

11 📄

tx2bit.twr

大小: 8.41 KB

12 📄

__launchsyn.tcl

大小: 101 B

13 📄

tx2bit_last_ngd_report.bld

大小: 2.59 KB

14 📄

_editucf.err

大小: 167 B

15 📄

par.opt

大小: 68 B

📂 查看完整源码列表 (共 83 个文件) →

💡

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载此资源

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

下载需消耗 2积分
24小时内重复下载不扣分
支持断点续传
资源永久有效

📦 使用说明

下载后用解压软件解压
推荐 WinRAR 或 7-Zip
如有密码请查看说明
解压后即可使用

🎁 积分获取

上传资源获得积分
每日签到免费领取
邀请好友注册奖励
查看详情 →

相关标签

点击标签查看更多相关资源：

#LVDS #ISE #布局 #时序分析

相关资源推荐