欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
带使能、 异步复位端的十二进制计数器的 设计的一
带使能、 异步复位端的十二进制计数器的 设计的一个例子
VHDL/FPGA/Verilog
2 K
120 次下载
2016-06-20
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
VHDL/FPGA/Verilog
上传者
zhhw254774338
发布时间
2016-06-20 20:56
下载统计
120
次
所需积分
2 积分
带使能、 异步复位端的十二进制计数器的 设计的一个例子 - 资源详细说明
带使能、 异步复位端的十二进制计数器的 设计的一个例子
带使能、 异步复位端的十二进制计数器的 设计的一个例子 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
带使能、异步复位端的十二进制计数器的设计.txt
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 带使能、 异步复位端的十二进制计数器的 设计的一
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#计数器
#数字电路
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
带使能、 异步复位端的十二进制
计数器
的 设计的一个例子
带使能、 异步复位端的十二进制计数器的 设计的一个例子...
2016-06-20
120 次
1438 浏览
2
带有异步复位和同步时钟的十进制加法
计数器
带有异步复位和同步时钟的十进制加法计数器...
2014-12-02
50 次
1455 浏览
3
带复位和时钟使能的十进制
计数器
verilo 描述
带复位和时钟使能的十进制计数器 verilo 描述...
2017-09-18
65 次
1205 浏览
4
异步复位、同步置数的四位二进制
计数器
的
VHDL
源文件
异步复位、同步置数的四位二进制计数器的VHDL源文件...
2016-06-20
165 次
1274 浏览
5
基于
VHDL
的4位带异步清零的二进制
计数器
。
基于VHDL的4位带异步清零的二进制计数器。...
2014-01-17
60 次
1229 浏览
6
带有异步复位端的D触发器
带有异步复位端的D触发器#2...
2014-12-23
151 次
2397 浏览
7
异步四位二进制计算器
基于4个JK触发器构建的异步二进制计数器,适用于数字电路设计与教学实践。代码逻辑清晰,可直接用于实际项目中的时序控制模块,经过多个实验验证,具备良好的稳定性与可移植性。...
2026-02-21
3 次
32 浏览
8
用
VHDL
语言编的带有异步清零功能的十进制
计数器
用VHDL语言编的带有异步清零功能的十进制计数器...
2015-08-25
192 次
1390 浏览
9
同步
计数器
和异步
计数器
在设计时有哪些区别?试用 六进制
计数器
和一个十进制
计数器
构成一个六十进制同步
计数器
。
同步计数器和异步计数器在设计时有哪些区别?试用 六进制计数器和一个十进制计数器构成一个六十进制同步计数器。...
2013-12-14
201 次
1999 浏览
10
VHDL
源代码.设计一个带有异步清0功能的十进制
计数器
。
计数器
时钟clk上升沿有效
VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效,清零端为clrn,进位输出为co。...
2014-11-21
89 次
1660 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源