欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
其他
›
时钟发生器
时钟发生器
其他
409 K
137 次下载
2013-12-18
资源详细信息
文件格式
RAR
文件大小
409 K
资源分类
其他
上传者
libin2722
发布时间
2013-12-18 20:16
下载统计
137
次
所需积分
2 积分
时钟发生器 - 资源详细说明
时钟发生器,可以显示分,秒,小时,下到FPGA上验证过,功能基本正常
时钟发生器 - 源码文件列表
本资源包含 100 个源码文件
支持在线预览,点击文件名即可查看
1
clock.map.rpt
查看源码
2
counter60.v
查看源码
3
decoder.v
查看源码
4
counter24.v
查看源码
5
clock.fit.eqn
查看源码
6
clock.map.eqn
查看源码
7
counter60.v
查看源码
8
decoder.v
查看源码
9
clock.vwf
查看源码
10
clock.asm.rpt
查看源码
11
clock.map.rpt
查看源码
12
clock.fit.eqn
查看源码
13
clock.map.eqn
查看源码
14
counter60.v
查看源码
15
decoder.v
查看源码
查看完整源码列表 (共 100 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 时钟发生器
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关其他资源:
#时钟发生器
#FPGA
#数字时钟
相关其他资源推荐
1
时钟发生器
时钟发生器,可以显示分,秒,小时,下到FPGA上验证过,功能基本正常...
2013-12-18
137 次
1048 浏览
2
介绍锁相环
时钟发生器
CY2254
The CY2254 is a two-PLL clock generator for the Intel TritonTM chipset-based motherboard and othe...
2024-03-20
7 次
1551 浏览
3
基于
FPGA
的新的DDS+PLL
时钟发生器
基于FPGA的新的DDS+PLL时钟发生器...
2014-01-07
52 次
1077 浏览
4
双环路
时钟发生器
可清除抖动
采用双环路架构设计,有效消除时钟信号抖动,支持多路高频输出。基于高精度锁相环技术实现稳定时钟源,适用于高速通信与精密测量场景。...
2026-03-11
1 次
73 浏览
5
一个时钟发生的小例子
一个时钟发生的小例子,希望能对大家有帮助...
2013-12-30
59 次
1041 浏览
6
FPGA
内嵌200MHz低噪声锁相环
时钟发生器
FPGA器件在通信、消费类电子等领域应用越来越广泛,随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先,描述并分析了电荷泵锁相...
2013-04-24
21 次
1168 浏览
7
XAPP1065 - 利用Spartan-6
FPGA
设计扩频
时钟发生器
Consumer display applications commonly use high-speed LVDS interfaces to transfer videoda...
2014-12-28
34 次
1132 浏览
8
XAPP1065 - 利用Spartan-6
FPGA
设计扩频
时钟发生器
Consumer display applications commonly use high-speed LVDS interfaces to transfer videoda...
2013-11-01
146 次
1249 浏览
9
FPGA
内嵌200MHz低噪声锁相环
时钟发生器
FPGA器件在通信、消费类电子等领域应用越来越广泛,随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先,描述并分析了电荷泵锁相...
2024-01-11
8 次
2020 浏览
10
时钟发生器
clkgen 利用外来时钟信号clk 来生成一系列时钟信号clk1、fetch、alu_clk 送往CPU的其他部件
时钟发生器 clkgen 利用外来时钟信号clk 来生成一系列时钟信号clk1、fetch、alu_clk 送往CPU的其他部件...
2014-01-16
132 次
1373 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源