欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
这是一个Verilog HDL编写的RISC cpu的程序
这是一个Verilog HDL编写的RISC cpu的程序
VHDL/FPGA/Verilog
44 K
138 次下载
2015-03-26
资源详细信息
文件格式
RAR
文件大小
44 K
资源分类
VHDL/FPGA/Verilog
上传者
wugu0
发布时间
2015-03-26 20:03
下载统计
138
次
所需积分
2 积分
这是一个Verilog HDL编写的RISC cpu的程序 - 资源详细说明
这是一个Verilog HDL编写的RISC cpu的程序,该程序共10个子程序,实现了简单的RISC cpu,可供初学者参考,学习硬件描述语言,及设计方法。该程序通过了modelsim仿真验证。
这是一个Verilog HDL编写的RISC cpu的程序 - 源码文件列表
本资源包含 47 个源码文件
支持在线预览,点击文件名即可查看
1
verilog.asm
查看源码
2
_primary.dat
查看源码
3
_primary.vhd
查看源码
4
verilog.asm
查看源码
5
_primary.dat
查看源码
6
_primary.vhd
查看源码
7
_info
查看源码
8
verilog.asm
查看源码
9
_primary.dat
查看源码
10
_primary.vhd
查看源码
11
verilog.asm
查看源码
12
_primary.dat
查看源码
13
_primary.vhd
查看源码
14
verilog.asm
查看源码
15
_primary.dat
查看源码
查看完整源码列表 (共 47 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 这是一个Verilog HDL编写的RISC cpu的程序
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Verilog
#HDL
#RISC CPU
#数字电路
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
这是一个
Verilog
HDL
编写的
RISC CPU
的程序
这是一个Verilog HDL编写的RISC CPU的程序,该程序共10个子程序,实现了简单的RISC CPU,可供初学者参考,学习硬件描述语言,及设计方法。该程序通过了modelsim仿真验证。...
2015-03-26
138 次
1117 浏览
2
这是一个很好的
Verilog
编写的8位
RISC CPU
源码(可做为MCU)
这是一个很好的Verilog 编写的8位RISC CPU源码(可做为MCU),并且包括完整的C 语言的测试代码。...
2014-01-05
113 次
1119 浏览
3
用
Verilog
编写的8位
RISC CPU
用Verilog 编写的8位RISC CPU,行为级描述,可综合...
2017-07-24
77 次
1074 浏览
4
Verilog
HDL
编写的CPU模型
Verilog HDL编写的CPU模型,很经典,比较通用...
2013-12-24
71 次
1042 浏览
5
8位RISC CPU的
Verilog
编程 SOURCECODE
8位RISC CPU的Verilog编程 SOURCECODE...
2015-01-09
163 次
1074 浏览
6
自己编写的一个
Verilog
HDL
小程序
自己编写的一个Verilog HDL小程序,实现基本的task调用function的功能,对初学者有用。在xilinx的ISE仿真调试通过...
2014-01-15
148 次
1230 浏览
7
Verilog
HDL
编写的4条指令CPU
Verilog HDL编写的4条指令CPU...
2014-01-27
145 次
1076 浏览
8
自己刚写的一个RISC的cpu
自己刚写的一个RISC的cpu,位宽16,主要是测试其中的逻辑,数据宽度是一位,可以很容易扩展...
2017-05-16
128 次
1083 浏览
9
8位
RISC CPU
的编写
8位RISC CPU的编写,使用quartus软件对其进行写入,里面内置乘法器、除法器等模块...
2016-08-13
20 次
1066 浏览
10
Verilog
-
RISC CPU
代码 实现了简单的
RISC CPU
Verilog-RISC CPU 代码 实现了简单的RISC CPU,可供初学者参考,学习硬件描述语言,及设计方法。该程序通过了modelsim仿真验证。 北航...
2016-12-25
86 次
1144 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源