此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块 - 源码列表

本页面展示了「此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块」的完整源码文件结构，共包含 380 个源代码文件。 您可以在线预览每个文件的代码内容，学习Verilog HDL相关的编程技术和实现方法。

Verilog HDL 视频显示 FPGA 图形处理
返回资源详情页下载
源码文件 380
下载 64

源码文件列表

共 380 个文件 · 第 6/8 页
#
文件名
大小
操作
251
ttf clkscan_top.ttf 二进制
-
不可预览
252
-
253
-
254
-
255
-
256
-
257
-
258
-
259
-
260
ttf clkscan.ttf 二进制
-
不可预览
261
-
262
-
263
-
264
ttf clkscan1.ttf 二进制
-
不可预览
265
-
266
-
267
-
268
-
269
-
270
-
271
-
272
-
273
-
274
-
275
-
276
-
277
doc 数码管扫描电路.doc 二进制
-
不可预览
278
-
279
-
280
-
281
-
282
-
283
-
284
-
285
-
286
-
287
-
288
-
289
-
290
-
291
-
292
-
293
-
294
-
295
-
296
-
297
-
298
-
299
-
300
-
上一页 1 ··· 3 4 5 6 7 8 下一页
共 8 页 / 380 个文件

此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块 - 源码说明

本资源「此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块」包含 380 个源码文件，涵盖Verilog HDL、视频显示、FPGA等技术领域。您可以在线预览每个文件的完整代码内容，学习相关的编程技术和实现方法。

虫虫开发者社区提供超过65万份免费电子技术资源，包括技术文档、源代码、电路图、PCB设计文件等，是电子工程师和嵌入式开发者的专业资源平台。