32位单精度浮点加法器。进行用加法运算,仿真输出
资源简介:32位单精度浮点加法器。进行用加法运算,仿真输出
上传时间: 2013-04-24
上传用户:x4587
资源简介:32位高性能浮点乘法器芯片设计研究.pdf
上传时间: 2016-12-08
上传用户:hjshhyy
资源简介:32位元浮点数加法器,用于以VHDL编写的32位元CPU
上传时间: 2014-12-19
上传用户:坏天使kk
资源简介:基于VHDL语言的32位单精度的浮点加法器
上传时间: 2017-09-08
上传用户:manking0408
资源简介:verilog编写的32位浮点加法器
上传时间: 2015-03-09
上传用户:372825274
资源简介:利用verilog hdl编写的浮点加法器运算单元,单精度。
上传时间: 2013-11-28
上传用户:王庆才
资源简介:介绍关于FPGA的浮点加法器运算单元设计
上传时间: 2014-01-24
上传用户:kbnswdifs
资源简介:浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计
上传时间: 2014-01-12
上传用户:z754970244
资源简介:32位元浮点CPU,用VHDL语言以类似组合语言的方式写成
上传时间: 2017-06-05
上传用户:lizhen9880
资源简介:基于FPGA单精度浮点除法器的实现,有一些源代码,仅供参考。
上传时间: 2017-09-12
上传用户:希酱大魔王
资源简介:32位浮点乘法器的设计,讲的挺好的,供参考啊
上传时间: 2013-11-28
上传用户:manking0408
资源简介:一个32位元的浮点数加法器,可将两IEEE 754格式内的值进行相加
上传时间: 2013-12-23
上传用户:四只眼
资源简介:本设计是用32位的并行全加器的,可以实现浮点运算!
上传时间: 2014-01-22
上传用户:WMC_geophy
资源简介:32位单精度加法器,在嵌入式可能会用的到
上传时间: 2015-12-01
上传用户:mrchenyin
资源简介:ieee公布的标准8位浮点乘法器,可综合。采用标准算法。
上传时间: 2013-12-26
上传用户:dave520l
资源简介:使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。
上传时间: 2016-05-04
上传用户:xg262122
资源简介:好用的浮点乘法器,可完成32位IEEE格式的浮点乘法,经过仿真通过
上传时间: 2014-01-03
上传用户:heart520beat
资源简介:是Nios II處理器下客製化指令的一個32位元浮點數除法器,可將兩IEEE 754格式的值進行相除
上传时间: 2014-01-21
上传用户:star_in_rain
资源简介:浮点运算器的核心运算部件是浮点加法器,它是实现浮点指令各种运算的基础,其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法,通过VHDL语言在QuartusII中进行设计和验证,此加法器通过状态机控制运算,有...
上传时间: 2014-01-18
上传用户:xauthu
资源简介:设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...
上传时间: 2013-10-13
上传用户:yl1140vista
资源简介:在很多高精度计算场合需要采用浮点运算。过去用门电路进行各种运算通常为定点运算,但其计算精度有限。随着现场可编程门阵(FPGA)的迅速发展,可以采用FPGA实现浮点运算。 本文首先介绍定点数和浮点数的格式,完成基于FPGA的几种常用浮点运算器的VHDL设计,...
上传时间: 2013-05-19
上传用户:hechao3225
资源简介:设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...
上传时间: 2013-10-08
上传用户:xjy441694216
资源简介:高效结构的多输入浮点乘法器在FPGA上的实现
上传时间: 2013-11-28
上传用户:sammi
资源简介:Quartus2实现的四位进制并行加法器 用VHDL语言实现
上传时间: 2016-05-30
上传用户:yzhl1988
资源简介:这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
上传时间: 2013-11-28
上传用户:jjj0202
资源简介:浮点加减运算的后规格化VHDL程序源代码,很不错,希望对大家有用
上传时间: 2016-12-27
上传用户:sxdtlqqjl
资源简介:新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方
上传时间: 2016-12-27
上传用户:wff
资源简介:最高8位带符号的加法器的核心代码在masm上调试通过。
上传时间: 2017-02-21
上传用户:BOBOniu
资源简介:单片机应用技术选编(11) 目录 第一章 专题论述 1.1 3种嵌入式操作系统的分析与比较(2) 1.2 KEIL RTX51 TINY内核的分析与应用(8) 1.3 中间件技术及其发展展望(13) 1.4 嵌入式实时操作系统μC/OSⅡ的移植探讨(19) 1.5 μC/OSⅡ的移植及其应用系统开发(23) 1...
上传时间: 2013-11-06
上传用户:569342831
资源简介:FFT/IFFT是时域信号与频域信号之间转换的基本运算,是数字信号处理的核心工具之一,因此,它广泛地应用于许多领域。在数字化的今天,不论是在通信领域还是在图像处理领域,对数字信号处理的速度、精度和实时性要求不断提高。为满足不断提高的要求,国内外不断...
上传时间: 2013-07-11
上传用户:cuicuicui