欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
浮点加减运算的后规格化VHDL程序源代码
浮点加减运算的后规格化VHDL程序源代码
VHDL/FPGA/Verilog
4 K
74 次下载
2016-12-27
资源详细信息
文件格式
RAR
文件大小
4 K
资源分类
VHDL/FPGA/Verilog
上传者
as7512158
发布时间
2016-12-27 10:41
下载统计
74
次
所需积分
2 积分
浮点加减运算的后规格化VHDL程序源代码 - 资源详细说明
浮点加减运算的后规格化VHDL程序源代码,很不错,希望对大家有用
浮点加减运算的后规格化VHDL程序源代码 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
post_norm_addsub.vhd
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 浮点加减运算的后规格化VHDL程序源代码
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#浮点运算
#数字电路
相关VHDL/FPGA/Verilog资源推荐
1
浮点加减运算的后规格化
VHDL
程序源代码
浮点加减运算的后规格化VHDL程序源代码,很不错,希望对大家有用...
2016-12-27
74 次
1105 浏览
2
一个浮点数计算子程序,浮点数格式化,加,减对阶,结果规格化,浮点数乘法,浮点数除法等
一个浮点数计算子程序,浮点数格式化,加,减对阶,结果规格化,浮点数乘法,浮点数除法等...
2015-04-23
39 次
1114 浏览
3
一种用
VHDL
语言描述的浮点前规格化的源代码编程
一种用VHDL语言描述的浮点前规格化的源代码编程...
2013-12-28
91 次
1101 浏览
4
一种用
VHDL
语言描述的浮点乘前规格化的源代码编程
一种用VHDL语言描述的浮点乘前规格化的源代码编程...
2014-01-20
95 次
1110 浏览
5
一种用
VHDL
语言描述的浮点除前规格化的源代码编程
一种用VHDL语言描述的浮点除前规格化的源代码编程...
2014-01-16
125 次
1112 浏览
6
一种用
VHDL
语言描述的浮点平方根前规格化的源代码编程
一种用VHDL语言描述的浮点平方根前规格化的源代码编程...
2014-01-22
39 次
1107 浏览
7
IEEE754格式float
浮点运算
VERILOG源码集合
IEEE754格式float浮点运算VERILOG源码集合,具有很大的参考价值...
2017-02-16
92 次
1095 浏览
8
浮点加法器的
VHDL
算法设计 浮点加法器的
VHDL
算法设计
浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计...
2014-01-13
43 次
1218 浏览
9
STM32F407 FPU
浮点运算
源码
【资源描述】:STM32F407 FPU浮点运算源码...
2022-06-17
4 次
806 浏览
10
使用
VHDL
语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。
使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。...
2016-05-04
164 次
1104 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源