时钟分频器技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
时钟分频器clk2scl.rar,很简单,很明了,看看就知道!
verilog分频器~时钟为50hmz,波特率采用9600bps~
技术分频器。把时钟分为奇数个,好像我做出来是个通用的。
VERILOG实现无分频时钟,包括测试文件,经过验证可用
如何给时钟倍频或者分频,以及altera提供的IP核使用方法
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
VHDL产生时钟50分频程序,供初学者参考
加载登录表单中...
加载注册表单中...
加载表单中...