虫虫首页|资源下载|资源专辑|精品软件
登录|注册

并行工程

并行工程(ConcurrentEngineering)并行工程是对产品及其相关过程(包括制造过程和支持过程)进行并行、集成化处理的系统方法和综合技术。它要求产品开发人员从设计开始就考虑产品寿命周期的全过程,不仅要考虑产品的各项性能,如质量、成本和用户要求,还应考虑与产品有关的各工艺过程的质量及服务的质量。它通过提高设计质量来缩短设计周期,通过优化生产过程来提高生产效率,通过降低产品整个寿命周期的消耗,如产品生产过程中原材料消耗、工时消耗等,以降低生产成本。[1]
  • 压铸模CAE分析及并行设计技术的工程应用

    压铸模CAE分析及并行设计技术的工程应用

    标签: 并行 工程

    上传时间: 2013-04-15

    上传用户:eeworm

  • 用51单片机做的简单频率计,KEIL C环境,带工程文件,可直接编译运行.主要演示如何在内存很少,无法启用RTOS的单片机(例如2051)中使用状态机和时间片来完成实时多任务并行处理.例子中对键盘,信

    用51单片机做的简单频率计,KEIL C环境,带工程文件,可直接编译运行.主要演示如何在内存很少,无法启用RTOS的单片机(例如2051)中使用状态机和时间片来完成实时多任务并行处理.例子中对键盘,信号采集和LED数码管的显示三部分进行了并行处理,而采用的单片机是仅有256字节内存2K ROM的89C2051.

    标签: 2051 KEIL RTOS 51单片机

    上传时间: 2016-07-20

    上传用户:zhliu007

  • 全并行Viterbi译码器的FPGA实现

      本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。  首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的一些经典算法,对这些算法的硬件结构设计进行优化并利用FPGA实现,而后在QuartusⅡ平台上对各模块的实现进行仿真以及在Matlab平台上对结果进行验证。最后给出Viterbi译码模块应用在实际系统上的误码率测试性能结果。  测试结果表明,系统的误码率达到了工程标准的要求,从而验证了译码器设计的可靠性,同时所设计的基于FPGA实现的全并行Viterbi译码器适用于高速数据传输的应用场合。

    标签: Viterbi FPGA 并行 译码器

    上传时间: 2013-07-30

    上传用户:13913148949

  • 新型并行Turbo编译码器的FPGA实现

    可靠通信要求消息从信源到信宿尽量无误传输,这就要求通信系统具有很好的纠错能力,如使用差错控制编码。自仙农定理提出以来,先后有许多纠错编码被相继提出,例如汉明码,BCH码和RS码等,而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界的一个里程碑。 然而,Turbo码迭代译码复杂度大,导致其译码延时大,故而在工程中的应用受到一定限制,而并行Turbo译码可以很好地解决上述问题。本论文的主要工作是通过硬件实现一种基于帧分裂和归零处理的新型并行Turbo编译码算法。论文提出了一种基于多端口存储器的并行子交织器解决方法,很好地解决了并行访问存储器冲突的问题。 本论文在现场可编程门阵列(FPGA)平台上实现了一种基于帧分裂和篱笆图归零处理的并行Turbo编译码器。所实现的并行Turbo编译码器在时钟频率为33MHz,帧长为1024比特,并行子译码器数和最大迭代次数均为4时,可支持8.2Mbps的编译码数掘吞吐量,而译码时延小于124us。本文还使用EP2C35FPGA芯片设计了系统开发板。该开发板可提供高速以太网MAC/PHY和PCI接口,很好地满足了通信系统需求。系统测试结果表明,本文所实现的并行Turbo编译码器及其开发板运行正确、有效且可靠。 本论文主要分为五章,第一章为绪论,介绍Turbo码背景和硬件实现相关技术。第二章为基于帧分裂和归零的并行Turbo编码的设计与实现,分别介绍了编码器和译码器的RTL设计,还提出了一种基于多端口存储器的并行子交织器和解交织器设计。第三章讨论了使用NIOS处理器的SOC架构,使用SOC架构处理系统和基于NIOSII处理器和uC/0S一2操作系统的架构。第四章介绍了FPGA系统开发板设计与调试的一些工作。最后一章为本文总结及其展望。

    标签: Turbo FPGA 并行 编译码器

    上传时间: 2013-04-24

    上传用户:ziyu_job1234

  • 6。《非数值并行算法——遗传算法》

    6。《非数值并行算法——遗传算法》,刘勇等着 科学出版社 1995年第一版 本书系统地叙述了非数值并行算法之一的模拟退火算法的基本原理以及最新进展,同时为了便于读者解决实际问题,书中对具体算法的步骤作了详细介绍。本书共分七章,第一章介绍算法的思想、特点。发展过程和前景。第二章介绍算法的基本理论。第三章讨论算法解连续优化问题。第四章利用算法设计和优化神经网络。第五章介绍在组合优化中的应用。第六章介绍应用遗传程序设计解决程序设计自动化问题。第七章对遗传算法和其它适应性算法进行比较。 本书可供高校有关专业的师生、科研人员、工程技术人员阅读参考。

    标签: 数值 并行算法 算法

    上传时间: 2015-07-01

    上传用户:jeffery

  • ADC0809的51驱动及应用工程

    ADC0809的51驱动及应用工程,采用c51编写完成,是一个keil工程。ADC0809是一个多通道的8位并行数据总线的AD芯片。

    标签: 0809 ADC 驱动 工程

    上传时间: 2016-07-25

    上传用户:1966640071

  • 并行计算机的出现

    并行计算机的出现,一方面给实时信号处理、大规模科学与工程计算等提供了很好的物质基础与机遇,另一方面又给用户带来 了很多新问题和困难.由于并行机种类繁多、互不通用,如何发挥并行机的效率是用户最关心酌问题.一台性能很高的并行机,如果不能充分发挥其效率,性能会呈数量级下降.因此并行算法的研究是并行计算的一个关键问题.要设计出好的并行算法,必须 对并行计算机的硬件系统、软件系统有足够的了解,让设计的并行算法适合特定的硬件和软件系统.本章对并行计算机的体系结 构、并行编程环境、并行算法的一些基本概念、并行计算的现状及发展趋势等作了介绍.

    标签: 并行计算机

    上传时间: 2014-11-27

    上传用户:heart520beat

  • 用verilog编写的高速8路并行dds模块

    用verilog编写的高速8路并行dds模块,用于与高速da(1ghz或以上)接口产生任意频率正弦波,模块已经经过工程验证,用于产品中。

    标签: verilog dds 8路 编写

    上传时间: 2014-01-03

    上传用户:ruan2570406

  • AT89S52单片机应用及其仿真总结46个KEIL工程源码文件: 001 闪烁灯 002 流水灯 0

    AT89S52单片机应用及其仿真总结46个KEIL工程源码文件:001、闪烁灯002、流水灯003、跑马灯004、按键识别005、简单输入输出控制006、数码管静态显示007、数码管动态显示008、4X4矩阵键盘的应用009、按键中断识别应用---0~255计数器010、定时器 T0 的应用---9.9 秒计时设计011、利用定时器产生乐曲012、数模转换 ADC0809 的应用--数字电压表013、模数转换 DAC0832的应用--输出0~5V的锯齿波或三角波014、液晶1602的应用015、液晶128X64的应用016、360度天线显示带36指示灯带掉电保护--未完成017、占空比可调模拟仿真程序018、L297_L298芯片混合式步进电机控制器019、串行输入输出共阴极显示驱动器MAX7219应用020、看门狗应用021、舵机控制程序及其仿真022、L297配合场效应管步进电机023、密码锁024、74ls164串转并的数码管显示应用025、L298N控制步进电机026、PC与串口通信027、按键点动互锁程序028、按键点动与自锁029、单片机之间的串口通信实例030、位定义的输入输出控制031、8X8点阵应用演示程序032、四位数字频率计数码管显示033、DS18B20温度显示程序034、0~9999计数器035、DS1302的时钟电路(串行传输显示方式)036、DS1302的时钟电路(并行传输显示方式)037、ULN2003驱动步进电机038、MAX7221数码管动态显示039、设置产品的使用次数040、数字钟设计041、点阵042、DS1302测试程序043、DS1302时钟+1602液晶044、74HC573锁存器045、红外收发控制046、四位频率计

    标签: at89s52 单片机 keil

    上传时间: 2021-11-09

    上传用户:pagedown

  • 工程电磁场数值计算

    工程电磁场数值计算

    标签: 工程 电磁场 数值计算

    上传时间: 2013-04-15

    上传用户:eeworm