本文以符号多项式理论为基础，从理论上论证了任意长度比特组合的CRC校验码的并行算法，提出了并行CRC计算的数学模型，并且以8位二进制序列(即一个字节)为例，介绍了利用此数学模型计算校验码的方法，最后给出了与此算法相对应的VHDL模型。经过对实验数据的对比分析，表明文中所提并行CRC算法的关键路径延迟和硬件面积都得到了优化，以Top-Down设计方法给出了一种HDLC协议控制器的设计方案，用VHDL语言进行了行为级描述，采用Xilinx公司的FPGA产品进行实现。
上传时间： 2013-06-09
上传用户：s363994250
本文研究的主要内容是应用可编程器件FPGA来作PCI总线从模块设计.文中首先分析了可编程器件在PCI总线产品设计中的可行性和应用前景,接着对PCI总线协议作了一个系统的介绍,然后分析了PCI总线从模块接口电路的结构,提出了子电路模块的具体实现方案,最后在Xilinx ISE开发环境下采用Xilinx公司生产Spartan2E系列的器件XC2S300E来设计接口电路.并设计了验证电路板,在PC机主板上对设计进行功能验证,验证结果表明设计正确,达到了设计要求.为今后对PCI总线接口进一步的研究奠定了基础.
上传时间： 2013-04-24
上传用户：gxohao
随着集成电路频率的提高和多核时代的到来，传统的高速电互连技术面临着越来越严重的瓶颈问题，而高速下的光互连具有电互连无法比拟的优势，成为未来电互连的理想替代者，也成为科学研究的热点问题。目前，由OIF(Optical Intemetworking Forum，光网络论坛)论坛提出的甚短距离光互连协议，主要面向主干网，其延迟、功耗、兼容性等都不能满足板间、芯片间光互连的需要，因此，研究定制一种适用于板级、芯片级的光互连协议具有非常重要的研究意义。 本论文将协议功能分为数据链路层和物理层来设计，链路层功能包括了协议原语设计，数据帧格式和数据传输流程设计，流量控制机制设计，协议通道初始化设计，错误检测机制设计和空闲字符产生、时钟补偿方式设计；物理层功能包含了数据的串化和解串功能，多通道情况下的绑定功能，数据编解码功能等。 然后，文章采用FPGA(Field Programmable Gate Array,现场可编程门阵列)技术实现了定制协议的单通道模式。重点是数据链路层的实现，物理层采用定制具备其功能的IP(Intellectual Property,知识产权)——RocketIO来实现。实现的过程中，采用了Xilinx公司的ISE(Integrated System Environment,集成开发环境)开发流程，使用的设计工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文对实现的协议进行了软件仿真和上扳测试，访真和测试结果表明，实现的单通道模式，支持的最高串行频率达到3.5GHz，完全满足了光互连验证系统初期的要求，同时由RocketIO的高速串行差分口得到的眼图质量良好，表明对物理层IP的定制是成功的。
上传时间： 2013-06-28
上传用户：guh000
低密度校验码（LDPC，Low Density Parity Check Code）是一种性能接近香农极限的信道编码，已被广泛地采用到各种无线通信领域标准中，包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至将来4G通信系统中的核心技术之一。 当今LDPC码构造的主流方向有两个，分别是结合准循环（QC，Quasi Cyclic）移位结构的单次扩展构造和类似重复累积（RA，Repeat Accumulate）码构造。相应地，主要的LDPC码编码算法有基于生成矩阵的算法和基于迭代译码的算法。基于生成矩阵的编码算法吞吐量高，但是需要较多的寄存器和ROM资源；基于迭代译码的编码算法实现简单，但是吞吐量不高，且不容易构造高性能的好码。 本文在研究了上述几种码构造和编码算法之后，结合编译码器综合实现的复杂度考虑，提出了一种切实可行的基于二次扩展（Dex，Duplex Expansion）的QC-LDPC码构造方法，以实现高吞吐量的LDPC码收发端；并且充分利用该类码校验矩阵准循环移位结构的特点，结合RU算法，提出了一种新编码器的设计方案。 基于二次扩展的QC-LDPC码构造方法，是通过对母矩阵先后进行乱序扩展（Pex，Permutation Expansion）和循环移位扩展（CSEx，Cyclic Shift Expansion）实现的。在此基础上，为了实现可变码长、可变码率，一般编译码器需同时支持多个乱序扩展和循环移位扩展的扩展因子。本文所述二次扩展构造方法的特点在于，固定循环移位扩展的扩展因子大小不变，支持多个乱序扩展的扩展因子，使得译码器结构得以精简；构造得到的码字具有近似规则码的结构，便于硬件实现；（伪）随机生成的循环移位系数能够提高码字的误码性能，是对硬件实现和误码性能的一种折中。 新编码器在很大程度上考虑了资源的复用，使得实现复杂度近似与码长成正比。考虑到吞吐量的要求，新编码器结构完全抛弃了RU算法中串行的前向替换（FS，Forward Substitution）模块，同时简化了流水线结构，由原先RU算法的6级降低为4级；为了缩短编码延时，设计时安排每一级流水线计算所需的时钟数大致相同。 这种码字构造和编码联合设计方案具有以下优势：相比RU算法，新方案对可变码长、可变码率的支持更灵活，吞吐量也更大；相比基于生成矩阵的编码算法，新方案节省了50％以上的寄存器和ROM资源，单位资源下的吞吐量更大；相比类似重复累积码结构的基于迭代译码的编码算法，新方案使高性能LDPC码的构造更为方便。以上结果都在Xilinx Virtex II pro 70 FPGA上得到验证。 通过在实验板上实测表明，上述基于二次扩展的QC-LDPC码构造和相应的编码方案能够实现高吞吐量LDPC码收发端，在实际应用中具有很高的价值。 目前，LDPC码正向着非规则、自适应、信源信道及调制联合编码方向发展。跨层联合编码的构造方法，及其对应的编码算法，也必将成为信道编码理论未来的研究重点。
上传时间： 2013-07-26
上传用户：qoovoop
如今IC设计进入了SOC(System-on-chip)设计时代。SOC是指在单一芯片上集成了微控制器、数字信号处理器、存储器、I/O接口等，可以实现信号采集、转换、存储、处理等功能的芯片。SOC设计是基于IP可重用性的设计过程。现在已有不少公司成功地开发了各种SOC总线规范，以便于IP核的可复用性设计。其中，ARM公司开发的AMBA(Advanced Microcontroller Bus Arehitecture)规范已经成为嵌入式应用的行业标准。嵌入式SOC芯片广泛应用于消费电子产品中，近年来随着彩屏手机、PDA等移动终端的普及，液晶电视等平板显示器件的推广，液晶显示器已经逐渐取代CRT成为主流的显示器件。LCD Driver IC作为液晶显示器的重要部件，需求量也日益增大。嵌入式液晶显示系统的设计是当今SOC设计中不可缺少的部分，而基于AMBA总线规范的LCD显示系统更是具备良好的性能和较大的潜力。 本文提出了一种基于AMBA总线规范的彩色TFT-LCD数字图像显示解决方案，硬件设计上包括APB存储接口模块、LCD控制模块，并用VHDL硬件描述语言进行了功能仿真，采用Mentor公司Modelsim5.8完成了系统功能验证；软件设计上完成了基于SAMSUNG公司S6D0110 TFT-LCD驱动芯片的测试程序的编写和系统测试。本设计不需要掌握TFT-LCD内部构造，复杂的内部驱动原理，只需要掌握AMBA总线规范和LCD的MPU并行接口时序，采用本课题设计出的LCD显示控制模块简单实用，便于推广应用。 本课题基于Xilinx公司的VirtexⅡ FF1152 PROTO开发平台完成了软件调试，实现了TFT-LCD图像显示。调试结果表明硬件和软件设计正确且取得了较为满意的结果。
上传时间： 2013-06-02
上传用户：小枫残月
纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码，在线性分组码中，它具有最强的纠错能力，既能纠正随机错误，也能纠正突发错误，在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛的应用。 DVD是一种高容量的存储媒质。DVD技术的应用很广泛，在数字技术中占有重要地位。DVD系统中采用里德-所罗门乘积码(RS-PC：Reed-Solomon ProductCode)进行纠错，RS码译码器在伺服芯片中具有重要作用。 FPGA在开发阶段具有安全、方便、可随时修改设计等不可替代的优点，在电子系统中采用FPGA可以极大的提升硬件系统设计的灵活性，可靠性，同时提高硬件开发的速度和降低系统的成本。FPGA的固有优点使其得到越来越广泛的应用，FPGA设计技术也被越来越多的设计人员所掌握。 本文首先介绍了编码理论和常用的RS编译码算法，提出RS编码器实现方案，详细分析了译码器的ME算法和改进BM算法的实现，针对ME算法提出了一种流水线结构的纠删纠错RS译码器实现方案，在译码器复杂度和延时上作了折衷，降低了译码器的复杂度并提高了最高工作频率，利用有限域乘法器的特性对编译码电路进行优化。这些技术的采用大大的提高了RS编译码器的效率，节省了RS编译码器占用的资源。在Xilinx公司的Virtex-II系列FPGA上设计并成功实现了RS(208，192)编译码器。
上传时间： 2013-07-20
上传用户：xinshou123456
本文在深入研究MIL-STD-1553B总线传输协议以及国外协议芯片设计方法的基础上，结合目前较流行的EDA技术，基于Xilinx公司Virtex-II系列FPGA完成了1553B总线接口协议设计实现，并自行设计实验板将所做的设计进行了验证。论文从专用芯片实现的具体功能出发，结合自顶向下的设计思想，给出基于FPGA的总线接口协议设计的总体方案，并根据功能的需求完成了模块化设计。文章重点介绍基于FPGA的总线控制器(BC)、远程终端(RT)、总线监视器(MT)三种类型终端设计，详细给出其设计逻辑框图、引脚说明及关键模块的仿真结果，最终通过工作方式选择信号以及其它控制信号将三种终端结合起来以达到通用接口的功能。本设计使用硬件描述语言(VHDL)进行描述，在此基础上使用Xilinx专用开发工具对设计进行综合、布局布线等，最终下载到FPGA芯片XC2V2000中进行实现。 文章最后通过自行搭建的硬件平台对所做的设计进行详细的测试验证，选择ADSP21161作为主处理器，对。FPGA芯片进行初始化配置以及数据的输入输出控制，同时利用示波器观测FPGA的输出，完成系统的硬件测试。测试结果表明本文的设计方案是合理、可行的。
上传时间： 2013-08-03
上传用户：kennyplds
现代IC设计中，随着设计规模的扩大和复杂度的增长，验证成为最严峻的挑战之一。在现代ASIC设计中，很难用单一的验证方法来对复杂芯片进行有效的验证，为了将设计错误减少到可接受的最小量，需要将一系列的验证方法和工具结合起来。 在64位全定制嵌入式CPU设计过程中，使用了多种验证技术和方法，并将FPGA验证作为ASIC验证的重要补充，加强了设计正确的可靠性。 论文首先介绍了64位CPU的结构，结合选用的Xilinx的Virtex
上传时间： 2013-04-24
上传用户：003030
本文重点研究的是补偿编码键控(CCK)的调制与解调算法原理，以及基于FPGA进行的系统设计实现。作为IEEE802.11b标准中关键的调制技术，CCK码具有良好的相关特性，能够在高速率传输数据的同时有效的克服多径效应。本文首先对WLAN的结构和特点进行了简单介绍，对其中的IEEE802.11b标准进行了研究，并着重分析了其物理层基带部分的结构和规范。然后系统的介绍了CCK码的特点，重点对11Mb/s模式下基于“基本CCK码字集”的CCK调制原理和基于快速沃尔什变换(FWT)块的CCK解调原理进行了分析讨论。接下来通过在Matlab中对调制和解调方案的仿真，得到了正确的理论数据，并验证了系统设计的可行性。最后在Xilinx公司的ISE6.2开发环境下，使用硬件描述语言Verilog HDL对CCK调制和解调系统在FPGA中进行了设计，然后将整个系统在ModelSim中进行了功能仿真。理论分析和仿真结果的比较表明系统设计是正确的，而且系统性能良好。 本文所设计的基于FPGA的CCK调制和解调系统具有集成度高、稳定性强和能够在线软件更新等特点。研究成果可以给将来设计更高性能、更高集成度的基带WLAN芯片提供基础。
上传时间： 2013-06-02
上传用户：yoleeson
伴随着多媒体显示和传输技术的发展,人们获得了越来越高的视听享受。从传统的模拟电视,到标清、高清、全高清。与显示技术发展结伴而行的是显示接口技术的发展,从模拟的AV端子,S-Video和VGA接口,到数字显示的DVI接口,技术上经历了一个从模拟到数字,从并行到串行,从低速到高速的发展过程。 HDMI是最新的高清晰度多媒体接口,它的规范由Silicon Image等七家公司提出,具有带宽大,尺寸小,传输距离长和支持正版保护等功能,符合当今技术的发展潮流,一经推出,就获得了巨大的成功。成为平板显示器、高清电视等设备的标准接口之一,并获得了越来越广泛的应用。 从上世纪80年代XILINX发明第一款FPGA芯片以来,FPGA就以其体系结构和逻辑单元灵活,运算速度快,编程方便等优点广泛应用与IC设计、系统控制、视频处理、通信系统、航空航天等诸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3为核心,配合Silicon Image的专用HDMI接收芯片搭建了一个HDMI的接收显示平台。针对HDMI带宽宽,数据量大的特点,使用了新型的DDR2 SDRAM作为视频信号的输入和输出缓冲。在硬件板级设计上,针对HDMI和DDR2的相关高速电路,采用了一系列的高速电路设计方法,有效的避免了信号的反射,串扰等不良现象。同时在对HDMI规范和DDR2 SDRAM时序规范的深入研究的基础上,在ALTERA的开发平台QUARTUSII上编写了系统的顶层模块和相关各功能子模块,并仿真通过。 论文的主要工作和创新点表现在以下几个方面： 1、论文研究了最新的HDMI接口规范和新型存储器件DDR2的时序规范。 2、论文搭建的整个系统相当庞大,涉及到相关的规范、多种芯片的资料、各种工具软件的使用、原理图的绘制和PCB板的布局布线,直至后期的编程仿真,花费了作者大量的时间和精力。 3、论文首次使用FPGA来处理HDMI信号且直接驱动显示器件,区别于-般的ASIC方案。 4、论文对高速电路特别是的DDR2布局布线,采用了一系列的专门措施,具有一定的借鉴价值。
上传时间： 2013-06-22
上传用户：784533221
