差分跳频(DFH)是集跳频图案、信息调制与解调于一体，是一个全面基于数字信号处理的全新概念的通信系统，其技术体制和原理与常规跳频完全不同，较好地解决了数据速率和跟踪干扰等问题，代表了当前短波通信的一个重要发展方向。美国Sanders公司推出了名为CHESS的新型短波跳频通信系统，并获得了成功，但我国对该体制和技术的研究还处于初始阶段，目前还不太成熟，离实际应用还有一段距离。 本文主要基于FPGA芯片的基础上对差分跳频进行了研究，用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、测试及硬件升级。而且设计中尽量采用软件无线电体系结构，减少模拟环节，把数字化处理尽量靠近天线，从而建立一个通用、标准、模块化的硬件平台，用软件编程来实现差分跳频的各种功能，从基于硬件的设计方法中解放出来。 本文首先介绍了课题背景及研究的意义，阐述了目前差分跳频中频率合成跟频率识别的实现方案。在频率合成中，着重对DDS的相位截断误差及幅度量化误差进行仿真，找出基于FPGA实现的最佳参数及改善方法。在频率识别中，基于Xilinx公司提供FFT IP核，接收端中的位同步，频率识别均在FFT的理论上进行设计。最后根据设计方案制作基于FPGA的电路板。 设计中跳频图案、直接数字频率合成器、频率识别、位同步、跳频图案恢复、线性调频z变换等模块均采用Verilog和VHDL两种通用硬件描述语言进行设计，以便能够在所有厂家的FPGA芯片中移植。
上传时间： 2013-07-22
上传用户：yezhihao
激光测距是随着激光技术的出现而发展起来的一种精密测量技术，因其良好的精确度特性广泛地应用在军事和民用领域。但传统的激光测距系统大多采用分立的单元电路搭建而成，不仅造成了开发成本较高，电路较复杂，调试困难等诸多问题，而且这种系统体积和重量较大，严重阻碍了激光测距系统的普及应用，因此近年来激光测距技术向着小型化和集成化的方向发展。本文就旨在找出一种激光测距的集成化方案，将激光接收电路部分集成为一个专用集成电路，使传统的激光测距系统简化成三个部分，激光器LD、接收PD和一片集成电路芯片。 本文设计的激光测距系统基于相位差式激光测距原理，综合当前所有的测相技术，提出了一种基于FPGA的芯片运用DCM的动态移相功能实现相位差测量的方法。该方法实现起来方便快捷，无需复杂的过程计算，不仅能够达到较高的测距精度，同时可以大大简化外围电路的设计，使测距系统达到最大程度的集成化，满足了近年来激光测距系统向小型化和集成化方向发展的要求，除此，该方法还可以减少环境因素对测距误差的影响，降低测距系统对测试环境的要求。本论文的创新点有： 1.基于方波实现激光的调制和发射，简化了复杂的外围电路设计； 2.激光测距的数据处理系统在一片FPGA芯片上实现，便于系统的集成。 在基于DCM的激光测距方案中，本文详细的叙述了利用DCM测相的基本原理，并给出了由相位信息得到距离信息的计算过程，然后将利用不同测尺测得的结果进行合成，并最终将距离的二进制信息转换成十进制显示出来。本文以Xilinx公司Virtex-II Pro开发板做为开发平台，通过编程和仿真验证了该测距方案的可行性。在采用多次测量求平均值的情况下，该测距方案的测距精度可以达到3mm，测距量程可达100m。该方案设计新颖，可将整个的数据处理系统在FPGA芯片中实现，为最终的专用集成芯片的设计打下了基础，有利于测距系统的集成单片化。
上传时间： 2013-06-20
上传用户：lili1990
在雷达信号侦察中运用宽带数字接收技术是电子侦察的一个重要发展方向。数字信号处理由于其精度高、灵活性强、以及易于集成等特点而应用广泛。电子系统数字化的最大障碍是宽带高速A/D变换器的高速数据流与通用DSP处理能力的不匹配。而FPGA的广泛应用，为解决上述矛盾提供了一种有效的方法。 本文利用FPGA技术，设计了具备高速信号处理能力的宽带数字接收机平台，并提出了数字接收机实现的可行性方法，以及对这些方法的验证。具体来说就是如何利用单片的FPGA实现对雷达信号并行地实时检测和参数估计。所做工作主要分为两大部分： 1、适合于FPGA硬件实现的算法的确定及仿真：对A/D采样信号采用自相关累加算法进行信号检测，利用信号的相关性和噪声的独立性提高信噪比，通过给出检测门限来估计信号的起止点。对于常规信号的频率估计，采用Rife算法。通过Matlab仿真，表明上述算法在运算量和精度方面均有良好性能，适合用作FPGA硬件实现。 2、算法的FPGA硬件实现：针对原算法中极大消耗运算量的相关运算，考虑到FPGA并行处理的特点，将原算法修改为并行相关算法，并加入流水线，这样处理极大地提高了系统的数据吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作为开发平台完成设计，系统测试结果表明，本设计能正常工作，满足系统设计要求。 文章的最后，结合系统设计给出几种VHDL优化方法，主要围绕系统的速度、结构和面积等问题展开讨论。
上传时间： 2013-06-25
上传用户：songnanhua
人脸识别技术继指纹识别、虹膜识别以及声音识别等生物识别技术之后，以其独特的方便、经济及准确性而越来越受到世人的瞩目。作为人脸识别系统的重要环节—人脸检测，随着研究的深入和应用的扩大，在视频会议、图像检索、出入口控制以及智能人机交互等领域有着重要的应用前景，发展速度异常迅猛。 FPGA的制造技术不断发展，它的功能、应用和可靠性逐渐增加，在各个行业也显现出自身的优势。FPGA允许用户根据自己的需要来建立自己的模块，为用户的升级和改进留下广阔的空间。并且速度更高，密度也更大，其设计方法的灵活性降低了整个系统的开发成本，FPGA 设计成为电子自动化设计行业不可缺少的方法。 本文从人脸检测算法入手，总结基于FPGA上的嵌入式系统设计方法，使用IBM的Coreconnect挂接自定义模块技术。经过训练分类器、定点化、以及硬件加速等方法后，能够使人脸检测系统在基于Xilinx的Virtex II Pro开发板上平台上，达到实时的检测效果。本文工作和成果可以具体描述如下： 1. 算法分析：对于人脸检测算法，首先确保的是检测率的准确性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一种基于Adaboost算法的人脸检测方法。算法中较多的是积分图的特征值计算，这便于进一步的硬件设计。同时对检测算法进行耗时分析确定运行速度的瓶颈。 2. 软硬件功能划分：这一步考虑市场可以提供的资源状况，又要考虑系统成本、开发时间等诸多因素。Xilinx公司提供的Virtex II Pro开发板，在上面有可以供利用的Power PC处理器、可扩展的存储器、I/O接口、总线及数据通道等，通过分析可以对算法进行细致的划分，实现需要加速的模块。 3. 定点化：在Adaboost算法中，需要进行大量的浮点计算。这里采用的方法是直接对数据位进行操作它提取指数和尾数，然后对尾数执行移位操作。 4. 改进检测用的级联分类器的训练，提出可以迅速提高分类能力、特征数量大大减小的一种训练方法。 5. 最后对系统的整体进行了验证。实验表明，在视频输入输出接入的同时，人脸检测能够达到17fps的检测速度，并且获得了很好的检测率以及较低的误检率。
上传时间： 2013-04-24
上传用户：大融融rr
偏移正交相移键控(OQPSK：Offset Quadrature Phase Shift Keying)调制技术是一种恒包络调制技术，具有频谱利用率高、频谱特性好等特点，广泛应用于卫星通信和移动通信领域。 论文以某型侦收设备中OQPSK解调器的全数字化为研究背景，设计并实现了基于FPGA的全数字OQPSK调制解调器，其中调制器主要用于仿真未知信号，作为测试信号源。论文研究了全数字OQPSK调制解调的基本算法，包括成形滤波器、NCO模型、载波恢复、定时恢复等；完成了整个调制解调算法的MATLAB仿真。在此基础上，采用VHDL硬件描述语言在Xilinx公司ISE7.1开发环境下设计并实现了各个算法模块，并在硬件平台上加以实现。通过实际现场测试，实现了对所侦收信号的正确解调。论文还实现了解调器的百兆以太网接口，使得系统可以方便地将解调数据发送给计算机进行后续处理。
上传时间： 2013-05-19
上传用户：zl123！@#
本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交织算法，以及伪随机序列模块与帧同步模块，提出了相应解决方案；而在相应的译码器设计中，采用了FPGA设计中“自上而下”的设计方法，权衡硬件实现复杂度与处理时延等因素，优先考虑面积因素，提高元件的重复利用率和降低电路复杂度，来实现Turbo码的Max-log-MAP算法译码。把整个系统分割成不同的功能模块，分别阐述了实现过程。 然后，基于Verilog HDL 设计出12位固点数据的Turbo编译码器以及仿真验证平台，与用Matlab语言设计的相同指标的浮点数据译码器进行性能比较，得到该设计的功能验证。 最后，研究了Tuxbo码译码器几项最新技术，如滑动窗译码，归一化处理，停止迭代技术结合流水线电路设计，将改进后的译码器与先前设计的译码器分别在ISE开发环境中针对目标器件xilinx Virtex-Ⅱ500进行电路综合，证实了这些改进技术能有效地提高译码器的吞吐量，减少译码时延和存储器面积从而降低功耗。
上传时间： 2013-04-24
上传用户：haohaoxuexi
数字存储示波器（DSO）上世纪八十年代开始出现，由于当时它的带宽和分辨率较低，实时性较差，没有具备模拟示波器的某些特点，因此并没有受到人们的重视。随着数字电路、大规模集成电路及微处理器技术的发展，尤其是高速模/数（A/D）转换器及半导体存储器（RAM）的发展，数字存储示波器的采样速率和实时性能得到了很大的提高，在工程测量中，越来越多的工程师用DSO来替代模拟示波器。 本文介绍了一款双通道采样速率达1GHz，分辨率为8Bits，实时带宽为200MHz数字存储示波器的研制。通过对具体功能和技术指标的分析，提出了FPGA＋ARM架构的技术方案。然后，本文分模块详细叙述了整机系统中部分模块，包括前端高速A/D转换器和FPGA的硬件模块设计，数据处理模块软件的设计，以及DSO的GPIB扩展接口逻辑模块的设计。 本文在分析了传统DSO架构的基础上，提出了本系统的设计思想和实现方案。在高速A/D选择上，国家半导体公司2005年推出的双通道采样速率达500MHz高速A/D转换器芯片ADC08D500，利用其双边沿采样模式（DES）实现对单通道1GHz的采样速率，并且用Xilinx公司Spraten-3E系列FPGA作为数据缓冲单元和存储单元，提高了系统的集成度和稳定性。其中，FPGA缓冲单元完成对不同时基情况下多通道数据的抽取，处理单元完成对数据正弦内插的计算，而DSO中其余数据处理功能包括数字滤波和FFT设计在后端的ARM内完成。DSO中常用的GPIB接口放在FPGA内集成，不仅充分利用了FPGA内丰富的逻辑资源，而且降低了整机成本，也减少了电路规模。 最后，利用ChipscopePro工具对采样系统进行调试，并分析了数据中的坏数据产生的原因，提出了解决方案, 并给出了FPGA接收高速A/D的正确数据。
上传时间： 2013-07-07
上传用户：asdkin
随着信息技术和计算机技术的飞速发展，数字信号处理已经逐渐发展成一门关键的技术科学。图像处理作为一种重要的现代技术，己经在通信、航空航天、遥感遥测、生物医学、军事、信息安全等领域得到广泛的应用。图像处理特别是高分辨率图像实时处理的实现技术对相关领域的发展具有深远意义。另外，现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合，大大变革了电子系统的设计方法，加速了系统的设计进程，为图像压缩系统的实现提供了硬件支持和软件保障。 本文主要包括以下几个方面的内容： (1)结合某工程的具体需求，设计了一种基于FPGA的图像压缩系统，核心硬件选用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存储器件选用MICRON公司的MT48LC4M16A2SDRAM，图像压缩的核心算法选用近无损压缩算法JPEG-LS。 (2)用Verilog硬件描述语言实现了JPEG-LS标准中的基本算法，为课题组成员进行算法改进提供了有力支持。 (3)用Verilog硬件描述语言设计并实现了SDRAM控制器模块，使核心压缩模块能够方便灵活地访问片外存储器。 (4)构建了图像压缩系统的测试平台，对实现的SDRAM控制器模块和JPEG-LS基本算法模块进行了软件仿真测试和硬件测试，验证了其功能的正确性。
上传时间： 2013-04-24
上传用户：stampede
随着现代互联网规模的不断扩大，网络数据流量迅速增长，传统的路由器已经无法满足网络的交换和路由需求。当前，新一代路由器普遍利用了交换式路由技术，通过使用交换背板以充分利用公共通信链路，有效的提高了链路的利用率，并使各通信节点的并行通信成为可能。硬件系统设计中结合了专用网络处理器，可编程器件各自的特点，采用了基于ASIC，FPGA，CPLD硬件结构模块化的设计方法。基于ASIC技术体系的GSR的出现，使得路由器的性能大大提高。但是，这种路由器主要满足数据业务(文字，图象)的传送要求，不能解决全业务(语音，数据，视频)数据传送的需要。随着网络规模的扩大，矛盾越来越突出，而基于网络处理器技术的新一代路由器，从理论上提出了解决GSR所存在问题的解决方案。 基于网络路由器技术实现的路由器，采用交换FPGA芯片硬件实现的方式，对路由器内部各种单播、多播数据包进行路由转发，实现网络路由器与外部数据收发芯片的数据通信。本文主要针对路由器内部交换FPGA芯片数据转发流程的特点，分析研究了传统交换FPGA所采用的交换算法，针对简单FIFO算法所产生的线头阻塞现象，结合虚拟输出队列(VOQ)机制及队列仲裁算法(RRM)的特点，并根据实际设计中各外围接口芯片，给出了一种消除数据转发过程中出现的线头阻塞的iSLIP改进算法。针对实际网络单播、多播数据包在数据转发处理过程的不同，给出了实际的解决方案。并对FPGA外部SSRAM包缓存带宽的利用，数据转发的包乱序现象及FPGA内部环回数据包的处理流程作了分析并提出了解决方案，有效的提高了路由器数据交换性能。 根据设计方案所采用的算法的实现方式，结合FPGA内部部分关键模块的功能特点及性能要求，给出了交换FPGA内部可用BlockRam资源合理的分配方案及部分模块的设计实现，满足了实际的设计要求。所有处理模块均在xilinx公司的FPGA芯片中实现。
上传时间： 2013-04-24
上传用户：牛布牛
软件无线电技术自20世纪90年代提出以后，在许多通信系统中得到了广泛应用。本文研究了一种软件无线电数字通信系统方案的设计，并着重研究了其中中频处理单元的设计和实现。针对实际应用，本文提出了一个基于FPGA和DSP的软件无线电中频/基带数字化处理系统的设计方案。该系统的特点是所有的中频信号处理算法全部由软件实现，它主要包括高速A/D、超大规模FPGA芯片、高速DSP芯片和外部存储器等，其中超大规模FPGA芯片和高速的DSP芯片是系统的核心。DSP芯片采用的是TI公司的C6416，FPGA芯片采用的是Xilinx公司的XC2V2000FG676，既兼顾速度和灵活性，又具有较强的通用性。 本文根据“基于FPGA的中频数字化处理平台的建立及若干关键算法的实现”研究课题，主要完成了软件无线电通信系统中频数字化若干关键算法实现的任务，具体包括通用数字中频板的设计、中频板上FPGA和DSP、D/A的接口设计、各种数字通信关键技术（数字上/下变频、调制解调、信道编译码、交织解交织等）的FPGA实现。本文研究的系统分别在Matlab、ISE、Modelsim、Visual DSP++、ChipScope Pro等软件中进行了仿真和验证，并已交付使用。结果表明，本文提出的方案正确可行，达到了预定要求。本文的工作对其它软件无线电系统的实现也具有较大的参考价值。
上传时间： 2013-04-24
上传用户：thinode
