随着数字信号处理技术的数据量越来越大，双DSP系统将会越来越多的受到青睐。针对基于ADI的BF531双DSP系统的主从通信，设计了基于SPORT口的从硬件到软件的一整套通信机制，并对通信机制进行了优化。通过大量的运行测试，验证了这一系统能够满足任务同步，可靠性和实时性的要求，为同类设计提供了有益的参考。
上传时间： 2013-11-13
上传用户：ljd123456
为了实现快速准确地观测电机转速，在直接转矩控制系统的基础上，采用了基于电机转子磁链的MRAS速度辨识方法对系统进行速度估计，并通过DSP实现无速度传感器的直接转矩控制。利用Matlab对系统进行仿真分析，仿真结果表明，该方案的设计方法正确可行。
上传时间： 2013-11-17
上传用户：xjz632
以OMAP3530为硬件平台，以DVSDK为软件工具，介绍了协同开发环境的搭建方法。说明了OMAP3530中ARM和DSP协同开发的两种方法，并对两种方法的优缺点进行了比较。
上传时间： 2013-11-18
上传用户：ccxzzhm
介绍了一种基于多DSP的并行处理系统设计与实现，以及其在分布式雷达组网航迹融合中的实际应用。重点介绍了该系统由1块系统主板和4块TS201处理板卡组成的原理和结构，即系统内主板与处理板卡的板级并行设计、单块板卡多DSP并行结构的设计、板级间，单块板卡内传输通道的设计。通过具体应用说明，该多DSP并行处理系统充分体现了航迹融合的实时、高速特性，作为硬件处理平台具备高速、通用的特点。
上传时间： 2014-09-01
上传用户：671145514
Visual Assist X 10.6.1822.0（VC6.0智能插件）
上传时间： 2013-12-15
上传用户：ysystc670
介绍了软件动态链接技术的概念和特点，提出了基于TI TMS320系列DSP的软件动态链接技术。该技术解决了可重配置的DSP系统中关于软件二进制目标代码的动态加载和卸载的问题。采用该技术的软件重配置方案已成功运用于某多功能通信系统，为基于其他系列DSP的可重构数字处理系统提供了一定的参考，在无人值守设备、多功能信号处理设备方面具有一定的应用价值。
上传时间： 2013-10-14
上传用户：lanwei
软件无线电的思想已推广到无线电通信领域, 该技术依托于宽频段、特性均匀的天线, 高速的ADö DA 芯片,可编程大规模逻辑门阵列, 通用高速的DSP 数字信号处理芯片等硬件技术。介绍了AM 调制和解调的数字化实现方法, 给出了基于TM S320C32 DSP 芯片实现AM 调制解调算法的主要源程序。经测试, 该软件设计在软件无线电硬件平台上运行良好, 整个系统的各项性能指标均达到设计的要求。
上传时间： 2013-10-09
上传用户：xanxuan
MATLAB5[x]入门与提高.
标签： MATLAB5
上传时间： 2014-01-25
上传用户：fairy0212
《DSP原理及其C编程开发技术》是一本关于数字波形产生、数字滤波器设计、数字信号处理工具及技术应用的最新综合性教材。全书共包含9章及7个附录，前8章分别介绍了DSP开发系统、DSK的输入输出、C6x系列处理器的体系结构和指令集、有限冲激响应滤波器、无限冲激响应滤波器、快速傅里叶变换、自适应滤波器、程序代码优化技术等内容，第9章为DSP的应用及学生的一些课程设计。每章开始主要介绍基本理论，然后给出一些具体例子和必要的背景知识，最后给出了一些结论性的实验。通过大量实验和工程课题的DSP实时实现实例，该书为读者提供了学习数字信号处理的快速而实用的方法。为了便于读者理解，书中提到的所有程序实例都可以从网站上免费下载。
上传时间： 2013-10-12
上传用户：牧羊人8920
中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签： UltraScale Xilinx 架构
上传时间： 2013-11-21
上传用户：wxqman
