在由ARM+DSP组成的嵌入式视频处理平台当中，需要将视频数据从DSP端发送给ARM处理器，以便ARM将视频数据传输到远端服务器进行处理。提供了一种ARM与DSP双核之间视频数据通信的解决方案，并介绍了ARM与DSP之间通过HPI进行连接的硬件电路设计。在HPI接口驱动程序的设计中，基于Linux中断处理机制定义并实现了一种实用的视频数据通信协议，从而实现了ARM与DSP双核之间视频数据的可靠传榆。
上传时间： 2013-11-09
上传用户：xg262122
循环冗余码(cRc)是种常用的检测错误码，广泛应用十测控I耍通信领域。文中介绀基于Tt54x系列DsP的cR【：软件实上见力法。
上传时间： 2013-11-06
上传用户：tom_man2008
介绍了包装机的工作原理及以DSP为处理器的自动包装机控制系统，采用统一建模语言UML建立系统用例图，并根据对用例图的分析建立系统状态模型。通过编程测试，验证了本系统不仅满足了用户需求而且具有较高的可靠性和可维护性。
上传时间： 2013-11-04
上传用户：wmwai1314
TI公司的手提超声系统DSP解决方案重量大约10磅或不到10磅,可以在没有电池的情况下工作. 手提超声系统广泛应用于ICU病房,急诊室, 麻醉和战场. 手提超声系统采用DSP和SoC来处理电传感器(如照相机,变换器,麦克风等)所产品生的数字化电信号,一个诊断超声图像系统产生和发送超声波,捕捉反射波并转换成可视的图像.接收到的反射波的信号处理包内插,抽取,数据滤波和重建.可编程的DSP和SoC能实时实现这些复杂的数学运算.
上传时间： 2013-11-25
上传用户：raron1989
为提高聚光光伏发电的太阳能利用率，提出了一种环形轨道式光伏发电双轴跟踪系统的设计方案。系统采用DSP控制伺服电机的方法，利用空间电压矢量脉宽调制(SVPWM)技术，形成了闭环的位置伺服控制。通过MATLAB／SIMULINK进行了速度环仿真，结果表明该系统运行稳定，具有较好的静态和动态特性。
上传时间： 2013-10-10
上传用户：Vici
本文介绍了一种基于DSP TMS320F2812和CPLD EPM7128SQC100的液晶模块的设计与实 现方法。将CPLD作为DSP与液晶模块之间连接的桥梁，解决了快速处理器DSP与慢速外设液晶模块的匹配问题，给出了硬件接口电路以及相关的程序设计，并在实际应用系统中成功运行。
上传时间： 2014-12-28
上传用户：xinhaoshan2016
DSP仿真器原理图(USB2.0)
上传时间： 2013-10-10
上传用户：电子世界
中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签： UltraScale Xilinx 架构
上传时间： 2013-11-13
上传用户：瓦力瓦力hong
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2014-12-28
上传用户：18888888888
本文是基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现（英文资料）
上传时间： 2014-12-28
上传用户：CHINA526
