VHDL书写VGA源码
VHDL书写VGA源码,可用于FPGA和CPLD...
VHDL书写VGA源码,可用于FPGA和CPLD...
VHDL源代码程序,使用VHDL语言编写,米勒,莫尔型状态机...
VHDL源代码程序,使用VHDL语言编写,一个FIFO的代码实现工程...
VHDL分频器,利用分频比较错法,要实现K=324/28=8.3571428571...的分频周期为28,18个8分频和10个9分频循环,所以设一个0到27的循环计数器,每当1、4、7、10、13、16、19、22、27时进行9分频,其他时为8分频;为使占空比尽量接近50%,需要在每一个8或9分频中...
This a VHDL implementation of an HDLC controller...