Verilog code for JKflipflop
Verilog code for JKflipflop...
verilog技术资料
📦 资源总数：4703
💻 源代码：10000
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]
🔥 verilog热门资料
查看全部4703个资源 »this is a code for DDS in Verilog
this is a code for DDS in Verilog...
verilog的教程
verilog的教程，对初学者很有帮助，与大家分享...
通过verilog语言
通过verilog语言，驱动无源蜂鸣器，实现建议电子琴的功能...
verilog multiply algorithm
verilog multiply algorithm...
💻 verilog源代码
查看更多 »📂 verilog资料分类