欢迎来到虫虫开发者社区 — 600,569+ 专业电子工程师资源,全部免费下载
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
通过verilog语言
通过verilog语言
VHDL/FPGA/Verilog
523 K
88 次下载
2014-12-21
资源详细信息
文件格式
RAR
文件大小
523 K
资源分类
VHDL/FPGA/Verilog
上传者
yashashi
发布时间
2014-12-21 06:02
下载统计
88
次
所需积分
2 积分
通过verilog语言 - 资源详细说明
通过verilog语言,驱动无源蜂鸣器,实现建议电子琴的功能
通过verilog语言 - 源码文件列表
本资源包含 85 个源码文件
支持在线预览,点击文件名即可查看
1
sound.qpf
查看源码
2
sound.root_partition.map.atm
查看源码
3
sound.root_partition.cmp.hdbx
查看源码
4
sound.root_partition.cmp.logdb
查看源码
5
sound.root_partition.cmp.atm
查看源码
6
sound.root_partition.cmp.dfp
查看源码
7
sound.root_partition.map.dpi
查看源码
8
sound.root_partition.map.kpt
查看源码
9
sound.root_partition.cmp.kpt
查看源码
10
sound.root_partition.cmp.rcf
查看源码
11
sound.root_partition.map.hdbx
查看源码
12
readme
查看源码
13
sound.flow.rpt
查看源码
14
sound.done
查看源码
15
sound.asm.rpt
查看源码
查看完整源码列表 (共 85 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 通过verilog语言
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Verilog
#蜂鸣器
#电子琴
相关VHDL/FPGA/Verilog资源推荐
1
通过
Verilog
语言
通过Verilog语言,驱动无源蜂鸣器,实现建议电子琴的功能...
2014-12-21
88 次
1044 浏览
2
通过
Verilog
HDL语言使用CPLD连接PS2键盘
通过Verilog HDL语言使用CPLD连接PS2键盘....
2013-08-21
165 次
1120 浏览
3
通过
Verilog
HDL语言使用CPLD连接PS2键盘.
通过Verilog HDL语言使用CPLD连接PS2键盘....
2016-06-12
148 次
1121 浏览
4
通过C语言
通过C语言,实现龙格库塔法,用四阶龙格库塔法求解一阶微分方程组。...
2016-04-05
24 次
1110 浏览
5
Verilog
语言实现交通灯
Verilog语言实现交通灯,farm road和highway的十字路口,若农场路上检测到车,高速路上交通灯由绿变黄变红,农场路交通灯变绿。农场路上绿灯时间有上限,而高速路上绿灯时间有下限。包含.v...
2016-09-28
136 次
1120 浏览
6
Verilog
语言,通向FPGA之路
Verilog 语言,通向FPGA之路 Verilog 语言,通向FPGA之路...
2023-09-10
2 次
4469 浏览
7
FPGA内,通过
Verilog
语言实现冒泡法数据排序
FPGA内,通过Verilog语言实现冒泡法数据排序...
2023-09-12
9 次
5201 浏览
8
Verilog
语言
Verilog语言,nios最小系统,在DE2板上测试成功...
2013-12-31
172 次
1062 浏览
9
Verilog
语言
Verilog语言,硬件调试,用于actel刚推出的fusion系列芯片的接口调试...
2013-12-24
42 次
1029 浏览
10
Verilog
语言hdb 3 编 码 经过测试
Verilog 语言hdb 3 编 码 经过测试,但冗余问题未解决...
2013-12-27
94 次
1035 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源