VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
用Verilog HDL实现I2C总线功能...
📅
👤 源弋弋
verilog...
📅
👤 顶得柱
关于Verilog中的可综合语句和不可综合语句的汇总介绍...
📅
👤 青春给了作业95
Verilog经典教程...
📅
👤 wayne595
宇闻着Verilog数字系统设计教程word版...
📅
👤 ruan2570406