Verilog HDl代码

教程资料 1416 K 113 次下载 2013-08-19

资源详细信息

文件格式

RAR

文件大小

1416 K

资源分类

教程资料

上传者

发布时间

2013-08-19 23:30

下载统计

113 次

所需积分

2 积分

Verilog HDl代码 - 资源详细说明

Verilog HDl代码，学习一颗看一下

Verilog HDl代码 - 源码文件列表

本资源包含 100 个源码文件支持在线预览，点击文件名即可查看

1

wb_slave_behavioral.v

2

eth_receivecontrol.v

3

timescale.v

4

tb_eth_defines.v

5

eth_crc.v

6

tb_ethernet_with_cop.v

7

eth_transmitcontrol.v

8

eth_txstatem.v

9

eth_macstatus.v

10

使用说明.txt

11

wb_model_defines.v

12

wb_bus_mon.v

13

eth_registers.v

14

eth_random.v

15

eth_maccontrol.v

查看完整源码列表 (共 100 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 Verilog HDl代码

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关教程资料资源：

#Verilog #HDl #代码

相关教程资料资源推荐