verilog-A - 虫虫下载站

虫虫首页| 资源下载| 资源专辑| 精品软件

登录| 注册

verilog-A

VERILOG HDL 实际工控项目源码开发工具 altera quartus2

标签：

上传时间：

上传用户：
G711 u-law, A-law and linear PCM conversions Programm.

标签：

上传时间：

上传用户：
一个霹雳灯的Verilog源程序

标签：

上传时间：

上传用户：
用verilog实现单片机计数器用verilog实现单片机计数器

标签：

上传时间：

上传用户：
硬件描述语言,verilog HDL,实现了解码器的设计

标签：

上传时间：

上传用户：
Verilog编写的简单异步串口完全原创

标签：

上传时间：

上传用户：
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

标签：

上传时间：

上传用户：
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

标签：

上传时间：

上传用户：
this demo is to show you how to implement a generic SIR (a.k.a. particle, bootstrap, Monte Carlo) fi

标签：

上传时间：

上传用户：
经典计算机体系结构RISC8的源代码（Verilog）

标签：

上传时间：

上传用户：

«
48
49
50
51
52
53
54
55
56
57
»