verilog-A

本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

标签：

上传时间：

上传用户：
这是一个类似Sub7的特洛伊木马R.A.I.D的源代码

标签：

上传时间：

上传用户：
turbo码的verilog程序

标签：

上传时间：

上传用户：
umti协议中的usb1.1的verilog原文件

标签：

上传时间：

上传用户：
usb1.1的verilog源代码。以及其测试仿真文件

标签：

上传时间：

上传用户：
verilog HDL原码一种简单的同步FIFO原码

标签：

上传时间：

上传用户：
华为内部的verilog教材的ppt版本。比较详细。

标签：

上传时间：

上传用户：
verilog程序

标签：

上传时间：

上传用户：
verilog实现电子时钟模块

标签：

上传时间：

上传用户：
verilog实现

标签：

上传时间：

上传用户：