E1与V.35标准说明及E1与V.35信号转换的实现方法。
E1与V.35标准说明及E1与V.35信号转换的实现方法。...
v-hdl技术资料
📦 资源总数：1798
📄 技术文档：2
💻 源代码：435258
🔌 电路图：1
v-HDL是一种高级硬件描述语言，专为复杂数字系统设计而生，广泛应用于FPGA开发、ASIC设计等领域。它以强大的逻辑描述能力和高度的可读性著称，是现代电子工程师不可或缺的技能之一。掌握v-HDL不仅能够提升您的电路设计效率，还能帮助您构建更加灵活高效的数字系统。本站提供1798个精选v-HDL资源，涵盖从基础教程到进阶实例的全方位学习资料，助您快速成长为v-HDL高手。
🔥 v-hdl热门资料
查看全部1798个资源 »Computer Architecture Handbook on Verilog HDL
Computer Architecture Handbook on Verilog HDL...
校园导游图算法--数据结构中有关图的算法 按v求最短路径 按s求信息； 按q退出； 地图在map图像文件里
校园导游图算法--数据结构中有关图的算法 按v求最短路径 按s求信息； 按q退出； 地图在map图像文件里...
课程设计要求设计并用FPGA实现一个数字频率计
课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极...
(1)输入E条弧<j,k>,建立AOE-网的存储结构 (2)从源点v出发,令ve[0]=0,按拓扑排序求其余各项顶点的最早发生时间ve[i](1<=i<=n-1).如果得到的拓
(1)输入E条弧<j,k>,建立AOE-网的存储结构 (2)从源点v出发,令ve[0]=0,按拓扑排序求其余各项顶点的最早发生时间ve[i](1<=i<=n-1).如果得到的拓朴有序序列中顶点个数小于网中顶点数n,则说明网中存在环,不能求关键路径,算法终止 否则执行步骤(3)...
📄 v-hdl技术文档
查看更多 »💻 v-hdl源代码
查看更多 »📂 v-hdl资料分类