使用Verilog HDL 實現AES硬體加解密
标签： Verilog HDL AES 加解密
上传时间： 2016-08-25
上传用户：gdgzhym
用verilog HDL产生正弦阶梯波。加da即可输出正弦波
标签： verilog HDL 正弦 输出
上传时间： 2014-01-17
上传用户：wkchong
标准SDR SDRAM控制器参考设计_verilog_lattice\sdr_ctrl.v
标签： verilog_latticesdr_ctrl SDRAM SDR 标准
上传时间： 2016-08-28
上传用户：hullow
基于Verilog HDL的异步FIFO设计与实现
标签： Verilog FIFO HDL
上传时间： 2013-12-19
上传用户：a3318966
verilog HDL语言编写的数字秒表，仿真已经通过，可供参考
标签： verilog HDL 语言 编写
上传用户：chfanjiang
《Verilog HDL 语言编程》 异步FIFO设计（基于Verilog)
标签： Verilog FIFO HDL 语言编程
上传时间： 2016-08-30
上传用户：561596
<Verilog HDL 语言编程》 RS(204,188)译码器的设计
标签： Verilog HDL 204 188
上传时间： 2013-11-30
上传用户：lizhen9880
《Verilog HDL语言编程》 常有加法器（基于Verilog）
标签： Verilog HDL 语言编程 加法器
上传时间： 2013-12-18
上传用户：cjf0304
介紹stack的使用 v
标签： stack
上传时间： 2016-08-31
上传用户：myworkpost
FPGA开发入门的Verilog HDL程序---流水灯,真实可用，验证通过，工程环境为Altera Quartus
标签： Verilog FPGA HDL 程序
上传时间： 2016-09-01
上传用户：VRMMO
