MPU6050六轴传感器模块技术资料包括模块原理图+-STM32F1程序源码+技术文档资料:MPU-6000 & MPU-6050 寄存器表及其描述(中文版).pdfMPU-6000 & MPU-6050产品说明书(中文版).pdfMPU-6000 and MPU-6050 Product Specification.pdfMPU-6000 and MPU-6050 Register Map and Descriptions.pdfMPU6050六轴传感器模块程序PZ-MPU6050六轴传感器模块原理图.pdfPZ-MPU6050六轴传感器模块开发手册--普中STM32F1开发板.pdf叉积法融合陀螺和加速度核心程序详解（圆点博士四轴）.pdf姿态解算说明（Mini AHRS）.pdf调试工具
上传时间： 2021-10-15
上传用户：qdxqdxqdxqdx
首先由接收发送按钮，(vista下如果选择发送文件按钮没有效
标签： 串口调试
上传时间： 2021-12-20
上传用户：shjgzh
Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控//制器，10个bit是1位起始位，8个数据位，1个结束//位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实//现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是//9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间//划分为8个时隙以使通信同步.//程序的工作过程是：串口处于全双工工作状态，按动key1，FPGA/CPLD向PC发送“21 EDA"//字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向FPGA/CPLD发送0-F的十六进制
标签： verilog hdl cpld 串口通讯 quartus
上传时间： 2022-02-18
上传用户：
此文延续之前相同文章的话题，是对上篇文章的补充，之所以会有此文，主要是之前发现问题是在STM32F4上，解决方案也是基于CubeF4，但是，当相同问题出现在STM32F0上时，使用之前的代码修改并不能适用，这也就是本文的目的所在。
上传时间： 2022-02-22
上传用户：
华为硬件工程师手册 159页 1M 超清书签版第一节 硬件开发过程简介 §1.1.1 硬件开发的基本过程 产品硬件项目的开发，首先是要明确硬件总体需求情况，如 CPU 处理能力、 存储容量及速度，I/O 端口的分配、接口要求、电平要求、特殊电路（厚膜等） 要求等等。其次，根据需求分析制定硬件总体方案，寻求关键器件及电咱的技术 资料、技术途径、技术支持，要比较充分地考虑技术可能性、可靠性以及成本控 制，并对开发调试工具提出明确的要求。关键器件索取样品。第三、总体方案确 定后，作硬件和单板软件的详细设计，包括绘制硬件原理图、单板软件功能框图 及编码、PCB 布线，同时完成开发物料清单、新器件编码申请、物料申领。第 四，领回 PCB 板及物料后由焊工焊好 1～2 块单板，作单板调试，对原理设计中 的各功能进行调测，必要时修改原理图并作记录。第五，软硬件系统联调，一般 的单板需硬件人员、单板软件人员的配合，特殊的单板（如主机板）需比较大型 软件的开发，参与联调的软件人员更多。一般地，经过单板调试后在原理及 PCB 布线方面有些调整，需第二次投板。第六，内部验收及转中试，硬件项目完成开 发过程。 §1.1.2 硬件开发的规范化 上节硬件开发的基本过程应遵循硬件开发流程规范文件执行，不仅如此，硬 件开发涉及到技术的应用、器件的选择等，必须遵照相应的规范化措施才能达到 质量保障的要求。这主要表现在，技术的采用要经过总体组的评审，器件和厂家 的选择要参照物料认证部的相关文件，开发过程完成相应的规定文档，另外，常 用的硬件电路（如 ID.WDT）要采用通用的标准设计。 第二节 硬件工程师职责与基本技能 §1.2.1 硬件工程师职责 一个技术领先、运行可靠的硬件平台是公司产品质量的基础，硬件
上传时间： 2022-03-13
上传用户：jiabin
1：支持串口数据16进制格式收发。 2：支持9以上的串口通信。 3：支持自动收发保存数据。 4：自由控制数据显示。 5：实时显示收发数据字节大小以及串口状态。 6：智能清空缓冲数据。 9：数据收发精准，增加延时处理。
标签： 串口调试
上传时间： 2022-03-24
上传用户：
ARM处理器是一种16/32位的高性能、低成本、低功耗的嵌入式RISC微处理器，由ARM公司设计，然后授权给各半导体厂商生产，它目前已经成为应用最为广泛的嵌入式处理器。本书共为分14章，对ARM处理器的体系结构、指令系统和开发工具进行了比较全面的介绍。其中包括ARM体系、ARM程序设计模型、ARM汇编语言程序设计、ARMC/C++语言程序设计、ARM连接器的使用、ARM集成开发环境CodeWarrior IDE的介绍及高性能的调试工具ADW的使用。并在此基础上介绍一些典型的基于ARM体系的嵌入式应用系统设计的基本技术。通过阅读本书，可以使读者掌握开发基于ARM的应用系统的各方面的知识。本书既可作为学习ARM技术的培训材料，也可作为嵌入式系统开发人员的参考手册。
上传时间： 2022-04-11
上传用户：qdxqdxqdxqdx
jlink驱动ARM嵌入式开发必备调试工具，下载后直接双击驱动文件Setup_JLinkARM_V486b.exe然后根据提示进行安装即可。从事脚本编程的朋友们不可错过哦。
标签： jlink
上传时间： 2022-05-03
上传用户：
第一章 概述第一节 硬件开发过程简介§1.1.1 硬件开发的基本过程产品硬件项目的开发，首先是要明确硬件总体需求情况，如 CPU 处理能力、存储容量及速度，I/O 端口的分配、接口要求、电平要求、特殊电路（厚膜等）要求等等。其次，根据需求分析制定硬件总体方案，寻求关键器件及电咱的技术资料、技术途径、技术支持，要比较充分地考虑技术可能性、可靠性以及成本控制，并对开发调试工具提出明确的要求。关键器件索取样品。第三、总体方案确定后，作硬件和单板软件的详细设计，包括绘制硬件原理图、单板软件功能框图及编码、PCB 布线，同时完成开发物料清单、新器件编码申请、物料申领。第四，领回 PCB 板及物料后由焊工焊好 1～2 块单板，作单板调试，对原理设计中的各功能进行调测，必要时修改原理图并作记录。第五，软硬件系统联调，一般的单板需硬件人员、单板软件人员的配合，特殊的单板（如主机板）需比较大型软件的开发，参与联调的软件人员更多。一般地，经过单板调试后在原理及 PCB布线方面有些调整，需第二次投板。第六，内部验收及转中试，硬件项目完成开发过程。§1.1.2 硬件开发的规范化上节硬件开发的基本过程应遵循硬件开发流程规范文件执行，不仅如此，硬件开发涉及到技术的应用、器件的选择等，必须遵照相应的规范化措施才能达到质量保障的要求。这主要表现在，技术的采用要经过总体组的评审，器件和厂家的选择要参照物料认证部的相关文件，开发过程完成相应的规定文档，另外，常用的硬件电路（如 ID.WDT）要采用通用的标准设计。第二节 硬件工程师职责与基本技能
标签：
上传时间： 2022-05-17
上传用户：canderile
随着现在物流技术的成熟和目前知识型劳动力的发展，传统意义上的仓库管理与运输系统由于其库存统计复杂繁琐、运输效率低下等原因，已经渐渐不能适应时代的发展。本课题以学校实验室仓库为背景，设计一套基于QR二维码的自动化立体仓库管理与AGV运输系统，一方面解决目前实验室仓库管理的繁琐性和低效性；另一方面大大降低系统开发成本，使得该系统能为中小型立体仓库所使用。 本系统的研究内容主要包括二维码生成器、仓库管理系统以及AGV运输系统。二维码生成器主要用于仓库管理的前期准备工作，将需要入库的详细物品信息存储到二维码图片，依据QR码的结构特性和编码流程采用Qt5.3为开发软件，设计一套界面良好、方便录入和准确率高的二维码生成与打印系统；仓库管理系统是整个自动化立体仓库的核心控制系统，负责物品的盘点以及出入库调度操作。在对实验室仓库管理的功能需求深入分析的基础上，对系统进行整体架构设计并对各个关键模块和数据库进行详细设计，采用MySQL数据库以及Qt5.3为软件开发系统，对系统的功能进行实际实现；AGV运输系统是整个系统的执行结构，采用STC12C5410AD单片机为主控芯片，利用其AD采集、PWM信号发生模块和高速SPI接口，完成了主控板电路、PWM驱动器、无线通讯和工位检测模块的硬件设计，并利用keil开发调试工具，采用模块化的设计方式，完成AGV系统软件设计。 最后搭建整个系统的实验平台，在室内铺设模拟现场环境的导引路径，对各个模块单独测试的基础上进行系统整体联调。实验表明，二维码生成器准确率与纠错能力强，仓库管理系统基本信息管理、库存统计和出入库管理功能正常，AGV接收上位机调度指令自动循迹行走与定点停止，整个系统满足自动化立体仓库的出入库调度和监管要求，基于QR码的自动化管理与AGV运输系统对中小型自动化立体仓库的后续开发与应用有着重要的意义。
标签： AGV控制器
上传时间： 2022-05-28
上传用户：trh505
