源码文件
Prob1_29.CIR Bridge circuit Vb 1 0 DC 20V R1 1 2 1ohm R2 2 0 2ohm R3 1 3 3ohm R4 3 0 4ohm RL 2 3 10ohm .DC Vb 20V 20V 1 …
timing circuit 源代码
汇集 timing circuit 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 44 / 50 页
源码文件
--negative.vhd correct negative number circuit library ieee ; use ieee.std_logic_1164.all; use work.components.all; entity neg…
源码文件
;;;====================================================== ;;; Example Circuit #1 ;;; ;;; An example circuit to be loaded …
源码文件
--negative.vhd correct negative number circuit library ieee ; use ieee.std_logic_1164.all; use work.components.all; entity neg…
源码文件
;;;====================================================== ;;; Example Circuit #1 ;;; ;;; An example circuit to be loaded …
源码文件
Starting EDIF2BLIF.... readEDIF ended normally. Inspect circuit CPLD_MPU1 Number of input ports : 1 Number of outp…
源码文件
#ifndef _NR4_H #define _NR4_H /* nr4.h: defines for netrom layer 4 (transport) support */ #ifndef _MBUF_H #include "mbuf.h"…
源码文件
/* * nr4subr.c: subroutines for net/rom transport layer. */ #include #include "global.h" #include "mbuf.h" #include "…
源码文件
;;;====================================================== ;;; Example Circuit #1 ;;; ;;; An example circuit to be loaded …
源码文件
%----------------------------------------------------------------------- % Example 4.7.3: Voltage Regulator Circuit %-----------…