the-vhdl-co

FPGA与ARM EPI通信，控制16路步进电机和12路DC马达 VHDL编写的

FPGA与ARM EPI通信，控制16路步进电机和12路DC马达 VHDL编写的，，，，，

标签： FPGA VHDL ARM EPI

上传时间： 2013-10-21

上传用户：zhyfjj
Xilinx UltraScale：新一代架构满足您的新一代架构需求（EN）

　　中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html 　　Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture 　　The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. 　　The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. 　　Some of the UltraScale architecture breakthroughs include: 　　• Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% 　　• Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability 　　• Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization 　　• 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard 　　• Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets 　　• Greatly enhanced DSP and packet handling 　　The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.

标签： UltraScale Xilinx 架构

上传时间： 2013-11-13

上传用户：瓦力瓦力hong
vhdl语言EDA实验

vhdl语言 EDA 2实验

标签： vhdl EDA 语言实验

上传时间： 2013-10-18

上传用户：ArmKing88
基于VHDL的QPSK调制解调系统设计与仿真

文中详细介绍了QPSK技术的工作原理和QPSK调制、解调的系统设计方案，并通过VHDL语言编写调制解调程序和QuartusII软件建模对程序进行仿真，通过引脚锁定，下载程序到FPGA芯片EP1K30TC144-3中验证。软件仿真和硬件验证结果表明了该设计的正确性和可行性，由于采用FPGA芯片，减小了硬件设计的复杂性，该设计具有便于移植维护和升级的特点。

标签： VHDL QPSK 调制解调系统设计

上传时间： 2013-11-02

上传用户：ajaxmoon
FPGA用VHDL语言编写24小时时钟

简单明了的VHDL程序实现24小时计时时钟！

标签： FPGA VHDL 语言编写

上传时间： 2013-10-19

上传用户：ikemada
vhdl语言例程集锦

vhdl语言例程集锦

标签： vhdl 语言集锦

上传时间： 2013-11-06

上传用户：蠢蠢66
使用VHDL进行分频器设计

基于VHDL语言的多种分频程序

标签： VHDL 分频器

上传时间： 2013-10-27

上传用户：dongbaobao
频率扫描的VHDL完整代码

大家好，刚刚参加电子发烧友论坛，分享给大家一个我以前做的一个频率扫描的VHDL代码，希望大家喜欢！！！

标签： VHDL 频率扫描代码

上传时间： 2013-11-04

上传用户：alan-ee
VHDL代码风格和常见的语法错误分析

VHDL代码风格和常见的语法错误分析

标签： VHDL 代码错误分

上传时间： 2013-11-25

上传用户：ca05991270
VHDL程序实例集

简单实用的VHDL程序实例集,可供初学者学习!

标签： VHDL 程序实例

上传时间： 2013-10-21

上传用户：YUANQINHUI