📚 systemverilog技术资料

📦 资源总数：65
💻 源代码：268
SystemVerilog简称为SV语言，是一种相当新的语言，它建立在Verilog语言的基础上，是IEEE1364Verilog-2001标准的扩展增强，兼容Verilog2001，将硬件描述语言（HDL）与现代的高层级验证语言（HVL）结合了起来，并新近成为下一代硬件设计和验证的语言。

🔥 systemverilog热门资料

查看全部65个资源 »

FPGA的验证一直以来是不受重视的。 通常在RTL仿真后，采用SignalTap 和Chipscope来解决验证的问题。 当FPGA规模变大，编译时间很长，设计又很复杂时，这种方法的局限性就显露出来。 借鉴ASIC的验证概念，是解决这个问题的有效手段。...

⬇️ 2 次下载
Systemverilog

本书为IEEE对SystemVerilog的完整规范介绍，可为IC设计者提供完整的语法介绍...

👤 默默 ⬇️ 1 次下载
SystemVerilog

💻 systemverilog源代码

查看更多 »
💻
systemverilog.doc
💻
systemverilog.pdf
💻
systemverilog.pdf
💻
systemverilog.docx
💻
systemverilog简介.pdf
💻
systemverilog.doc
📂 systemverilog资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 📚 全部资料 65 个资源