systemverilog
共 65 篇文章
systemverilog 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 65 篇文章，持续更新中。
systemverilog验证
<p>关于systemverilog功能的验证，钟文枫所著，适合验证人员查看</p>
Systemverilog验证的经典参考书
<p>Systemverilog验证的经典参考书之一，验证入门必看。</p>
systemverilog+数字系统设计 Digital System Design with SystemVerilog
<p>国外system verilog的教材，从最基础的数字电路讲起，覆盖system verilog的各个方面</p>
SystemVerilog语言简介,基本语法都有了
<p>SystemVerilog 语言简介</p><p>SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、接口、断言等等，这些都使得SystemVeri</p><p>1og在一个更高的抽象层次上提高了设计建模的能力。SystemVerilog由A
101条Verilog和SystemVerilog设计陷阱
<p>有些人喜欢收集棒球卡片，老的车辆杂志，或是橡皮小鸭，但我喜欢收集Verilog书籍。</p><p>从1989年那个三孔活页夹中保存的Gateway VERILOG-XL Reference Manual Versionl.5a复印本开始，那时的Verilog很简单，其中只包含了一种过程狱值（那时的语言并没有包含非阻塞赋值），它很难让我们相信有一天能够使用它来设计芯片，我们可以在VAX或是昂贵
SystemVerilog3.1a语言参考手册.rar
<p>SystemVerilog语言的参考手册，chm格式的，支持索引和搜索。</p><p>内容包含语法介绍，常用句式大全，各种不常用常用的东西全都包含，</p><p>是SV语言学习的百科全书。</p><p>特别适合想编写自测平台的IC设计人员，快速学习帮助你搭建验证平台。</p><p>特别适合初级的IC验证工程师，可作为字典式的参考书，置于电脑中。</p><p>特别适合初学者，对奇怪的语法感到茫
SystemVerilog验证++测试平台编写指南
<p>SystemVerilog验证++测试平台编写指南，UVM入门指南书籍</p>
SystemVerilog验证--测试平台编写指南(高清英文版第三版）
<p>SystemVerilog验证--测试平台编写指南(高清英文版第三版）</p>
IC设计电子书-systemverilog与功能验证
<p>IC设计电子书-systemverilog与功能验证</p><p><br/></p><p><img src="/uploads/pic/e6/5e6/0fa834e4e9210e059be1e8b5fe9d85e6-1.png" alt="IC设计电子书-systemverilog与功能验证" title="IC设计电子书-systemverilog与功能验证"><img src="/upl
systemverilog书籍
SystemVerilog与功能验证，讲述sv的基本使用方法
sverilog书籍
SystemVerilog与功能验证，讲述sv的基本使用方法
HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptiv
HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptive command pipeline.
HSSDRC IP core and IP core testbench has been written on SystemVerilog and ha
systemverilog 数字系统设计
<p>
systemverilog 数字系统设计
</p>
<p>
systemverilog 数字系统设计
</p>
<p>
systemverilog 数字系统设计
</p>
systemverilog 数字系统设计
详细讲解用systemverilog，并且利用systemverilog搭建系统
对 VHDL Verilog 和Systemverilog的详细对比
对 VHDL Verilog 和Systemverilog的详细对比，对与初学者十分有益！
SystemVerilog Assertion简介
SystemVerilog Assertion简介
Systemverilog 的中文资料 比较简单
Systemverilog 的中文资料
比较简单
VMM for SystemVerilog中文版 Synopsys推崇SystemVerilog的设计和验证语言 这是一本很好的电子书
VMM for SystemVerilog中文版
Synopsys推崇SystemVerilog的设计和验证语言
这是一本很好的电子书
systemverilog是新出现的一种高级硬件描述和验证语言
systemverilog是新出现的一种高级硬件描述和验证语言，这里给出了一些书和文章还有使用vmm方法开发testbench的例子
夏宇闻数字逻辑设计
<pre style="margin-top:0px;margin-bottom:0px;padding:0px;list-style:none;box-sizing:border-box;font-family:'Microsoft YaHei';font-size:13px;white-space:pre-wrap;line-height:1.5em;color:#333333;word-br