📦 101条Verilog和SystemVerilog设计陷阱 - 免费下载

有些人喜欢收集棒球卡片，老的车辆杂志，或是橡皮小鸭，但我喜欢收集Verilog书籍。

从1989年那个三孔活页夹中保存的Gateway VERILOG-XL Reference Manual Versionl.5a复印本开始，那时的Verilog很简单，其中只包含了一种过程狱值（那时的语言并没有包含非阻塞赋值），它很难让我们相信有一天能够使用它来设计芯片，我们可以在VAX或是昂贵的Apollo工作站上进行仿真.

从那开始我购买了相当多的Verilog书籍，其中包含了少量的综合书籍，还有一份介绍硬件描述语言历史的文本，其中的一小部分介绍了VHDL，这些书籍中大部分都是关于Verilog.

但有趣的是，我并没有花很多时间来阅读它们，它们只是被搁置在书架上，我承认书架上摆满了关于Verilog的书籍时，是一件令人骄傲的事情，但目光如矩的参观者能发现它们都是全新的从未被阅读过，拥有未使用过和未阅读过的书籍都是无意义的，另一方面让我沮丧，从这些书籍中只能找到很少一部分，对于工程师有价值的内容，我能否找到一本需天天使用的书籍，有利于我入门以及在工作中及时参阅。

Stu和Don编写的就是这祥一本书，了解这些技巧我花费了很多年的时间，其中内容甚至让我怀疑，自己是否了解Verilog，在这本能提供帮助和有价值的书籍中，给出的一些知识点都是经过提炼的，相信你不会感到沮丧。

如果你是一个老手，验证这些技巧也需通过相当困难的方式，但你可笑着对自己说：“好的，我找到它了”

如果你是新手，快点跟随两位专家开始学习吧，不要犹豫快点来参加两位绅士提供的一次培训课程，我保证你不会遗憾.

我最喜欢的陷辨是第65条：循环是无限的，为什么？可以构建一个调试它的环境，相信我，如果建模错误会引发芯片损坏时，你就不会忘记错误为什么会出现？可惜这本书我没有早点遇到，无疑你是幸运的，把这本书放在手边，经常参阅，它可帮助你解决所有的模型编译和项目设计的困难。

点击标签查看更多相关资源：