基于Verilog HDL语言的FPGA源程序
本原码是基于Verilog HDL语言的FPGA原程序,主要用于测频率,特点主要是可以更快地测频。实时性更高。...
本原码是基于Verilog HDL语言的FPGA原程序,主要用于测频率,特点主要是可以更快地测频。实时性更高。...
采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来...
pc104接口的verilog代码,仅供参考...
结合XILINXCPLD所做的模拟RS232通信verilog源程序...
Building a RISC System in an FPGA...
这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用....
i2c code for the verilog...
Cadence guide for verilog...
以verilog HDL 语言编写的一首歌曲,可供初学者借鉴...
本设计的基本要求是以复杂可编程逻辑器件CPLD为基础,通过在EDA系统软件ispDesignExpert System 环境下进行数字系统设计,熟练掌握该环境下的功能仿真,时间仿真,管脚锁定和芯片下载...