FPGA的SERDES接口设计与实现
基于FPGA的SERDES接口设计与实现 ...
基于FPGA的SERDES接口设计与实现 ...
This application note describes a reference system which illustrates how to build an embeddedPowerPC® system using the Xilinx 1-Gigabit Ethernet...
随着新研发单板上高速Serdes信号的增多,信号完整性测试显的越来越重要,本文档围绕Serdes信号的眼图抖动测试总结一些测试注意事项。新研发单板上高速Serdes信号速率高达2.45G,一些时钟信号上升/下降沿达到400ps左右,必然需要测量Serdes信号的眼图、抖动,在这里总结一些测试经验和注...
FPGA之间的LVDS传输,采用serdes接口,传输速率达到400m...
FPGA之间的LVDS传输,采用serdes接口,传输速率达到400m...