The past decade has seen an explosion of machine learning research and appli- cations; especially, deep learning methods have enabled key advances in many applicationdomains,suchas computervision,speechprocessing,andgameplaying. However, the performance of many machine learning methods is very sensitive to a plethora of design decisions, which constitutes a considerable barrier for new users. This is particularly true in the booming field of deep learning, where human engineers need to seleCt the right neural architectures, training procedures, regularization methods, and hyperparameters of all of these components in order to make their networks do what they are supposed to do with sufficient performance. This process has to be repeated for every application. Even experts are often left with tedious episodes of trial and error until they identify a good set of choices for a particular dataset.
标签： Auto-Machine-Learning-Methods-Sys tems-Challenges
上传时间： 2020-06-10
上传用户：shancjb
%this is an example demonstrating the Radial Basis Function %if you seleCt a RBF that supports it (Gausian, or 1st or 3rd order %polyharmonic spline), this also calculates a line integral between two %points.
上传时间： 2021-07-02
上传用户：19800358905
FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 实验简介在前面的实验中我们练习了 SD 卡读写，VGA 视频显示等例程，本实验将 SD 卡里的 BMP 图片读出，写入到外部存储器，再通过 VGA、LCD 等显示。本实验如果通过液晶屏显示，需要有液晶屏模块。2 实验原理在前面的实验中我们在 VGA、LCD 上显示的是彩条，是 FPGA 内部产生的数据，本实验将彩条替换为 SD 内的 BMP 图片数据，但是 SD 卡读取速度远远不能满足显示速度的要求，只能先写入外部高速 RAM，再读出后给视频时序模块显示module top( input clk, input rst_n, input key1, output [5:0] seg_sel, output [7:0] seg_data, output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sd_ncs, //SD card chip seleCt (SPI mode) output sd_dclk, //SD card clock output sd_mosi, //SD card controller data output input sd_miso, //SD card controller data input output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip seleCt output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24
标签： fpga
上传时间： 2021-10-27
上传用户：
FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, output cmos_scl, //cmos i2c clock inout cmos_sda, //cmos i2c data input cmos_vsync, //cmos vsync input cmos_href, //cmos hsync refrence,data valid input cmos_pclk, //cmos pxiel clock output cmos_xclk, //cmos externl clock input [7:0] cmos_db, //cmos data output cmos_rst_n, //cmos reset output cmos_pwdn, //cmos power down output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip seleCt output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);
上传时间： 2021-12-18
上传用户：
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip seleCtoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24 ; //external memory user interface address widthparameter BUSRT_BITS = 10 ; //external memory user interface burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
标签： fpga sdram verilog quartus
上传时间： 2021-12-18
上传用户：
PW4203 is a 4.5-22V input, 2A multi-cell synchronous Buck Li-Ion battery charger, suitable forportable application. seleCt pin is convenient for multi-cell charging. 800 kHz synchronous buckregulator integrates of 22V rating FETs with ultra low on- resistance to achieve high efficiency andsimple circuit design.The PW4203 is available in an 8-pin SOP package, provides a very compact system solution andgood thermal conductance
标签： pw4203
上传时间： 2022-02-11
上传用户：
数字示波器功能强大,使用方便,但是价格相对昂贵。本文以Ti的MSP430F5529为主控器,以Altera公司的EP2C5T144C8 FPGA器件为逻辑控制部件设计数字示波器。模拟信号经程控放大、整形电路后形成方波信号送至FPGA测频,根据频率值选择采用片上及片外高速AD分段采样。FPGA控制片外AD采样并将数据输入到FIFO模块中缓存,由单片机进行频谱分析。测试表明:简易示波器可以实现自动选档、多采样率采样、高精度测频及频谱分析等功能。Digital oscilloscope is powerful and easy to use, but also expensive. The research group designed a low-cost digital oscilloscope, the chip of MSP430F5529 of TI is chosen as the main controller and the device of EP2C5T144C8 of Altera company is used as the logic control unit. Analog signal enter the programmable amplifier circuit, shaping circuit and other pre-processing circuit. The shaped rectangular wave signal is sent to FPGA for measure the frequency. According to the frequency value to seleCt AD on-chip or off-chip high-speed AD for sampling. FPGA controls the off-chip AD sampling and buffers AD data by FIFO module. The single chip microcomputer receives the data, and do FFT for spectrum analysis. The test shows that the simple oscilloscope can realize automatic gain seleCtion, sampling at different sampling rates, high precision frequency measurement and spectrum analysis.
上传时间： 2022-03-27
上传用户：
1.Spartan-6 系列封装概述Spartan-6 系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有Spartan-6 LX 器件之间的引脚分配是兼容的，所有Spartan-6 LXT器件之间的引脚分配是兼容的，但是Spartan-6 LX和Spartan-6 LXT器件之间的引脚分配是不兼容的。表格1 Spartan-6 系列FPGA封装2.Spartan-6 系列引脚分配及功能详述Spartan-6 系列有自己的专用引脚，这些引脚是不能作为seleCt IO 使用的，这些专用引脚包括：专用配置引脚，表格2 所示GTP高速串行收发器引脚，表格3 所示表格2 Spartan-6 FPGA专用配置引脚注意：只有LX75, LX75T, LX100, LX100T, LX150, and LX150T器件才有VFS、VBATT、RFUSE引脚。表格3 Spartan-6 器件GTP通道数目注意：LX75T 在FG(G)484 和CS(G)484 中封装4 个GTP通道，而在FG(G)676中封装了8 个GTP通道；LX100T在FG(G)484 和CS(G)484 中封装4个GTP通道，而在FG(G)676 和FG(G)900中封装了8 个GTP通道。如表4，每一种型号、每一种封装的器件的可用IO 引脚数目不尽相同，例如对于LX4TQG144器件，它总共有引脚144 个，其中可作为单端IO 引脚使用的IO 个数为102 个，这102 个单端引脚可作为51 对差分IO 使用，另外的32 个引脚为电源或特殊功能如配置引脚。表格4 Spartan6 系列各型号封装可用的IO 资源汇总表格5 引脚功能详述
标签： spartan-6
上传时间： 2022-06-18
上传用户：
摘要：介绍在Linux操作系统环境下Socket网络编程的原理、流程和最终实现。编程采用客户端/服务器模式。提出解决多个客户端连接服务器时无法处理I/0多路复用问题的方法。提出通过最小化报文传输来减少传输时廷，为Bandwidth Delay Product调节TCP窗口，实现充分利用带宽提高Linux的Socket性能。在实际网络传输环境复杂多变的情况下，达到优化网络传输性能的目的。关键词：linux；性能优化；Socket；seleCt（）1引言随着Internet的日益发展和普及，网络在嵌入式系统中应用非常广泛，越来越多的嵌入式设备采用Linux操作系统。Linux是一个源代码公开的免费操作系统，具有强移植性"，所以对基于Linux的Socket网络编程的研究越来越重要。2Socket简介在Linux中的网络编程通过Socket接口进行，是一种特殊的I/O，也是一种特殊的文件描述符。Socket是使用标准Linux文件符（file descriptor）和其他程序通信的方式。这里Socket 编程采用客户/服务器模式如图1所示。
上传时间： 2022-06-23
上传用户：
关于ARM怎么样在RAM中运行在KEIL环境下怎么样让程序在RAM中运行。以下是主要是图片示例。。。文字就不多描述了。。。。平台：KEIL FOR ARM5.0A注意：1、目标代码<RAM的空间其实KEIL已经带了这些例程了。下面我以LPC214XKIT学习板光盘目录下的Arm_Uart0_AD_Demo 这个程序为例重新建一个Arm_Uart0_AD_Demo 这个例程保存名字为：Arm_Uart0_AD_Demo选择芯片：LPC2142（看看你的是什么芯片就选什么）这里我选LPC2142然后加入：加入T_ad.c Uart0.cUartODemo.c Startup.s四个文件选择项目输出文件：我们在Arm_Uart0_AD_Demo目录下建一个RAM的目录“RAM”这个目录取什么名都可以的。建个目录方便管理点击 seleCt floder for objects指定一下RAM的路径即可。
上传时间： 2022-07-22
上传用户：aben
