RS译码器源码
标签： RS译码器 源码
上传时间： 2013-12-26
上传用户：frank1234
伪随机序列码发生器及基带传输CMI码编、译码的VHDL语言实现
标签： VHDL CMI 伪随机序列 发生器
上传时间： 2014-01-18
上传用户：maizezhen
这个是用VC编的关于LDPC码方面的应用程序,很全的,包括编码译码等方面的仿真
标签： LDPC 方面 应用程序 仿真
上传时间： 2014-01-13
上传用户：tzl1975
RS译码的Euclid算法及其FPGA实现
标签： Euclid FPGA 译码 算法
上传时间： 2016-05-10
上传用户：shinesyh
哈夫曼编_译码器,编码器的实现元代码,数据结构和算法的课程设计,很不错的!
标签： 译码器 编码器 代码 数据结构
上传时间： 2014-01-16
上传用户：anng
给出了由(2 ,1 ,N) 系列卷积码作为母码产生的punctured 卷积码的编码及其Viterbi 译码的 软件实现方法,从而为各种不同码率的卷积码的编、译码给出了一种通用的实现方法,并且为多级 编码分量码的设计提供了条件
标签： punctured Viterbi 卷积码 实现方法
上传时间： 2013-11-30
上传用户：zhengzg
c编的RS编码的程 c编的RS编码的程
标签： RS编码
上传时间： 2013-12-31
上传用户：epson850
<Verilog HDL 语言编程》 RS(204,188)译码器的设计
标签： Verilog HDL 204 188
上传用户：lizhen9880
RS译码的Euclid算法及其FPGA实现，并通过仿真器的出结果，对于设计ＲＳ译码很有帮助
上传时间： 2016-09-22
上传用户：cc1915
RS,Viterbi,Sequence 编解码C源代码
标签： Sequence Viterbi RS 编解码
上传时间： 2016-10-14
上传用户：Avoid98
