pll

锁相环(pll: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

8051单片机结合BU2614的pll程序

8051单片机结合BU2614的pll程序，并由普通遥控器进行操作。

标签： 8051 2614 pll BU

上传时间： 2016-08-31

上传用户：003030
ZLG的SMARTARM2300开发板的pll源程序。

ZLG的SMARTARM2300开发板的pll源程序。

标签： SMARTARM 2300 ZLG pll

上传时间： 2014-01-24

上传用户：啊飒飒大师的
TI DM648 pll配置源代码,可以下接下到板子上,非常不错

TI DM648 pll配置源代码,可以下接下到板子上,非常不错

标签： 648 pll TI DM

上传时间： 2014-01-05

上传用户：Divine
能读取/更改Nvidia显卡pll时钟信息,实现软超频的linux下源程序。

能读取/更改Nvidia显卡pll时钟信息,实现软超频的linux下源程序。

标签： Nvidia linux pll 读取

上传时间： 2014-06-28

上传用户：亚亚娟娟123
ST arm board pll TEST CODE

ST arm board pll TEST CODE

标签： board CODE TEST pll

上传时间： 2013-12-29

上传用户：zjf3110
这个是三星arm9芯片的pll源码

这个是三星arm9芯片的pll源码，不可多得啊

标签： arm9 pll 三星芯片

上传时间： 2016-09-29

上传用户：努力努力再努力
fir低通滤波器用于dspbuilder pll：25ns data 400khz sin 10.8khz

fir低通滤波器用于dspbuilder pll：25ns data 400khz sin 10.8khz

标签： dspbuilder khz 10.8 data

上传时间： 2016-10-08

上传用户：894898248
是关于sigma delta pll设计的详细论文

是关于sigma delta pll设计的详细论文，论文中有具体的设计细节，并在附录中有相应的matlab、vhdl code

标签： sigma delta pll 论文

上传时间： 2016-10-24

上传用户：maizezhen
pll system LPF/PFD/VCO/Divider model in Matlab,在Matlab中将pll系统的各个模块模型话

pll system LPF/PFD/VCO/Divider model in Matlab,在Matlab中将pll系统的各个模块模型话，便于分析整个pll的环路稳定特性，锁定时间等…… 附录中包含完整的Matlab code

标签： Matlab pll Divider system

上传时间： 2013-12-20

上传用户：l254587896
使用改进的COSTAS环实现锁相环（pll）

使用改进的COSTAS环实现锁相环（pll），应用于高动态的数字化接收系统

标签： COSTAS pll 锁相环

上传时间： 2014-01-05

上传用户：Andy123456

pll

8051单片机结合BU2614的pll程序

ZLG的SMARTARM2300开发板的pll源程序。

TI DM648 pll配置源代码,可以下接下到板子上,非常不错

能读取/更改Nvidia显卡pll时钟信息,实现软超频的linux下源程序。

ST arm board pll TEST CODE

这个是三星arm9芯片的pll源码

fir低通滤波器用于dspbuilder pll：25ns data 400khz sin 10.8khz

是关于sigma delta pll设计的详细论文

pll system LPF/PFD/VCO/Divider model in Matlab,在Matlab中将pll系统的各个模块模型话

使用改进的COSTAS环实现锁相环（pll）