pll
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”
共 214 份资源
pll 热门资料
PDF文档
锁相环PLL算法
此文件是数字处理算法的一种，锁相环PLL算法，用来统一整合时脉讯号，使内存能正确的存取资料。PLL用于振荡器中的反馈技术。用C语言编写，可直接用于C开发的软件中。省去了自己按照原理编写程序的麻烦。...
PDF文档
Pll Performance Simulation And Design Handbook
This book is intended for the reader who wishes to gain a solid understanding of Phase Locked Loop architectures and the...