pll

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

共 214 份资源

pll 热门资料

PDF文档

pll 相關paper,可參考! 內含各模塊架構及模擬，歡迎參考! ...

1 次下载 jeryir
PLL
PDF文档

PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振...

紫阳帝尊
PLL 锁相环
PDF文档

用于对ADI公司PLL芯片仿真，可以快速有效的对ADI的锁相环芯片进行仿真。...

4 次下载 slq1234567890
仿真工具
PDF文档

资料->【C】嵌入系统->【C2】IC设计与FPGA->【0】综合（可编程逻辑器件、PAL、GAL、PLD、ASIC）->PLd-21icPLD学习资料下载大全（12M）->Apex_pll.zip...

10 次下载
Apex_pll

pll技术资料简介

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

相关技术领域： verilog PLL 代码 实验 程序 Quartus Altera Source Pll Demodulation Matlab for