关于M.2 接口规范，M.2接口由PCI SIG开发，用于替换Mini PCIE 接口。资料很不错，值得收读。
上传时间： 2022-05-15
上传用户：bluedrops
完整的经过验证的IIC MASTER（verilog ），完整的经过验证的IIC MASTER（verilog ）
上传时间： 2022-05-18
上传用户：
基于SPARTAN-6的PCI-E开发板原理图
上传时间： 2022-06-18
上传用户：
1、PCI Local Bus Specification R3.02、PCI Local Bus Specification R2.33、PCI Local Bus Specification Revision 2.24、PCI Local Bus Specification Revision 2.15、PCI_Express_Base_4.0r0.7_February-20166、PCI_Express_M.2_Specification_Rev1.1_TS_12092016_CB7、pciexpress_mini
上传时间： 2022-06-24
上传用户：zhaiyawei
ANSI-VITA 46.4 PCI Express on the VPX ‘ANSI-VITA 46.4 PCI Express on the VPX’
标签： ANSI-VITA
上传时间： 2022-06-26
上传用户：
Chrome-Setup-Lifetime-Free-3.7.0-master.zip
标签： chrome
上传时间： 2022-06-26
上传用户：
本书首先概述了数字集成电路发展的历史与未来，指出了硬件描述语言 ( HDL) 在设计数字电路中所起的作用，并系统概要地讲解了Verilog HDL的语法要点。在此基础上，本书以 Verilog HDL为工具,介绍了几种描述电路的方法与技巧， 列举了几个典型电路的描述实例， 然后用80C51单片机、硬盘控制器和PCI总线控制器接口等子系统的设计实例分别讲解了自顶向下的层次化设计方法、同步与异步数据流的控制以及Master/Slave 状态机在总线控制等方面的设寸技巧。文中还对Verilog建模与调试、BJST电路的原理与 Verilog实现做了详细论述， 并提供了具体例子．最后以一个真实ASIC 例子的简单介绍作为全书的结尾。本书是Verilog HDL用于数字电路设计的中高级读本，可作为大专院校计算机、微电子学和半导体专业高年级本科生和研究生的教材．也可作为数字集成电路芯片设计人员的参考书。
标签： 数字电路设计 verilog hdl
上传时间： 2022-07-11
上传用户：
固高GT400-SG-PCI控制器与台达伺服位置控制方式接线图
标签： GT400-SG-PCI控制器 伺服
上传时间： 2022-07-17
上传用户：
CPU与PCI设备（9054）通信，对应了Target方式。这种方式又叫程序IO方式，CPU通过执行程序（调用API）实现对PCI设备的访问。假设访问9054，CPU在HOST总线（FSB，前端总线）上发起一个指向9054地址存储器或IO端口读写的总线周期，HOST桥对地址进行译码，由于发起的地址映射于9054的地址空间，HOST桥请求仲裁PCI总线的使用权，获得总线后，将CPU的该HOST总线周期转换并生成一个PCI存储器或IO读写周期。PCI总线上的所有设备都对该地址进行译码，只有9054认领该事务，成为该事务的目标。PCI总线上的MASTER设备（HOST桥）与SLAVE设备（9054）之间传送数据。
上传时间： 2022-07-27
上传用户：ttalli
TTCAN协议在CAN协议基础之上，将事件触发机制与实时性更高的时间触发机制相结合，提高了网络实时性，满足对安全性要求苛刻的实时系统以及总线日益增长的信息负载的需求；同时，CAN总线技术的基础为TTCAN总线技术研究奠定了很好的软硬件支持条件。 论文首先介绍了TTCAN协议的通讯原理、软硬件环境的建立和总线网络性能的测试方法。 按照ISO11898－4标准的要求，在自主研发的CAN总线实时仿真系统上结合软件编程能够实现TTCAN协议的时间触发通讯功能，使整个系统成为具有时间触发功能的TTCAN总线通讯网络，得到网络要采用TTCAN协议通讯时各ECU必须具备稳定可靠的本地时钟和相应的时钟同步和计数机制的结论。 结合混合动力电动汽车动力系统对采用TTCAN协议通讯时的网络性能进行了测试和分析，结果表明，TTCAN网络中周期型消息的实时性不受网络中其他消息的影响，时间触发通讯方式和系统矩阵的调度安排在一定程度上减少了总线上消息间的冲突，提高了网络实时性和总线带宽利用率。 对比分析同等条件下TTCAN总线网络和CAN总线网络的性能，TTCAN协议能够保证网络总线在高峰值负载的情况下网络的实时性。 研究了对TTCAN总线网络中time master（时间主节点）和reference message（参考消息）进行故障诊断和容错的方法，通过实验验证了采用冗余的方式能够保证当前时间意义上的主节点和参考消息故障情况下整个网络的性能不受影响，提高故障情况下网络的可靠性。
上传时间： 2013-04-24
上传用户：refent
