magnify-master.zip
标签： magnify-master zip
上传时间： 2020-09-14
上传用户：test012
-file /win8.vdf 镜像文件名，无此参数将搜索当前目录的iso镜像 -dev PciRoot(0x0)/Pci(0x1,0x1)/Ata(Primary,Master,0x0)/HD(3,MBR,0x9553A441,0xEFFF800,0x13FF800) 设备路径，无此参数默认为当前设备 -wait 50 启动前等待 -mem 将镜像载入内存， -type HD 可选CD HD FD,无此参数默认HD镜像类型，类型错了不能启动 -dev auto 搜索所有设备
上传时间： 2020-12-20
上传用户：
ASIO2WASAPI-master源码
标签： ASIO2WASAPI-master 源码
上传时间： 2021-10-19
上传用户：nqwang
PCIE CEM规范：PCI Express CEM Revision 4.0
标签： pci express
上传时间： 2021-11-30
上传用户：jiabin
RTL8111E是瑞昱的PCI-e接口千兆以太网芯片。引脚从48个，外围电路简单，不需要外部EEPROM，MAC地址烧写更加方便。
上传时间： 2021-12-11
上传用户：jiabin
该文档为PCI总线协议的FPGA实现及驱动设计讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-02-01
上传用户：
spi 通信的master部分使用的verilog语言实现，可以做为你的设计参考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata); input rstb,clk,mlb,start; input [7:0] tdat; //transmit data input [1:0] cdiv; //clock divider input din; output reg ss; output reg sck; output reg dout; output reg done; output reg [7:0] rdata; //received dataparameter idle=2'b00; parameter send=2'b10; parameter finish=2'b11; reg [1:0] cur,nxt; reg [7:0] treg,rreg; reg [3:0] nbit; reg [4:0] mid,cnt; reg shift,clr;
上传时间： 2022-02-03
上传用户：
该文档为FPGA实现PCI讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-04-11
上传用户：
在Cyclone IV GX收发器入门套件上,设计带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器。.rar
标签： 嵌入式
上传时间： 2022-04-23
上传用户：kingwide
pci9054芯片本地总线控制示例程序，可用于pci驱动和应用程序的测试.
上传时间： 2022-04-26
上传用户：d1997wayne
