verilog设计三分频器代码
用verilog编写的三分频器代码,用modelsim测试没有问题,有问题请反馈给我...
用verilog编写的三分频器代码,用modelsim测试没有问题,有问题请反馈给我...
用verilog设计加法器,经modelsim仿真测试没问题。有问题请反馈。...
用verilog设计的加法器,经过modelsim工具验证无问题。有问题请反馈。...
用xilinxIP联合modelsim进行仿真...
用verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看...
本资料介绍如何使用modelsim进行功能仿真...
电子书-FPGA与Matlab联合实战V1.0 127页前言 作为网络上第一个开源此技术,笔者迫不及待地想将此技术分享出来。笔者从 2011 年 接触 FPGA 以来,从各个方面使用 FPGA,无论是...
FPGA那些事儿--TimeQuest静态时序分析REV7.0,FPGA开发必备技术资料--262页。前言这是笔者用两年构思准备一年之久的笔记,其实这也是笔者的另一种挑战。写《工具篇I》不像写《Ver...
随着手机摄像头和数码相机性能的提升,增加摄像头设备到平台处理器之间的传输带宽变越来越有必要,传统的DVP接口已经不能适应现在的科技发展。在这样的大形势下MIPI联盟应运而生,它制定了一个通用的标准来规...
第41讲 Tcl在Vivado中的应用(7):非工程模式下的设计流程管理第40讲 Tcl在Vivado中的应用(6):工程模式下的设计流程管理第39讲 Tcl在Vivado中的应用(5):使用Xili...