学习使用HDL Bencher生成测试积累
学习使用HDL Bencher生成测试积累，并直接调用ModelSim进行仿真的方法....
modelSim技术资料
📦 资源总数：448
💻 源代码：1619
📚 modelSim全部资料 (448个)
VHDL 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be
VHDL 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be ...
汉明码的编结码模块
汉明码的编结码模块，用verilog写成，为Modelsim下的一个工程。...
QPSK的VERLOG源码
QPSK的VERLOG源码，在MODELSIM下的一个工程，有测试向量。...
数字琐相环DPLL的VERLOG代码
数字琐相环DPLL的VERLOG代码，MODELSIM下的工程，有测试文件...
CRC循环校验码的VERILOG源文件
CRC循环校验码的VERILOG源文件，在MODELSIM下的一个工程。...
奇偶校验码的VERILOG源码
奇偶校验码的VERILOG源码，为MODELSIM下的一个工程。有测试文件。...
第 一 节 ispDesignEXPERT 简 介 第 二 节 ispDesignEXPERT System 的 原 理 图 输 入 第 三 节 设 计 的 编 译 与 仿 真 第 四 节
第 一 节 ispDesignEXPERT 简 介 第 二 节 ispDesignEXPERT System 的 原 理 图 输 入 第 三 节 设 计 的 编 译 与 仿 真 第 四 节...
Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool
Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool，這套軟體主要不是用來跑模擬或看波形，它最強大的功能是：能夠在HDL sour...
Verilog HDL的PLI子程序接口
Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，...