源码文件
// WARNING: Do NOT edit the input and output ports in this file in a text // editor if you plan to continue editing the block tha…
kdb-v 源代码
KDB-v，作为一款高性能的嵌入式数据库解决方案，专为实时数据处理设计，广泛应用于物联网、工业自动化及金融交易系统等领域。其卓越的数据压缩率与快速查询能力，使得KDB-v成为处理大规模时间序列数据的理想选择。无论是初学者还是经验丰富的工程师，都能通过我们的844个精选资源深入学习…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 13 / 50 页
源码文件
// megafunction wizard: %ALTPLL% // GENERATION: STANDARD // VERSION: WM1.0 // MODULE: altpll // ===========================…
源码文件
// megafunction wizard: %LPM_ROM% // GENERATION: STANDARD // VERSION: WM1.0 // MODULE: altsyncram // ======================…
源码文件
module TenDiv4(BCDout,Clr,Clock); input Clock; input Clr; output [3:0]BCDout; reg [3:0] BCDout; always @(negedge …
源码文件
module TenDiv4(BCDout,Clr,Clock); input Clock; input Clr; output [3:0]BCDout; reg [3:0] BCDout; always @( _______…
源码文件
module freq_m_1( SegmentOut,DigitOut,Signal_in,Clock_in ); // input Clock_in; input Signal_in; output [4:0] DigitOut;…
源码文件
module counter4(clk,reset,q); input clk,reset; output q; reg[3:0]q; always @(posedge clk) begin if(!reset) q
源码文件
module adder4(a,b,cin,sum,cout); output [3:0] sum; output cout; input [3:0] a,b; input cin; assign {cout,sum}=a+b+cin; e…
源码文件
module div16(clk,rst,clk_16); input clk,rst; output clk_16; reg[3:0] count; always @(posedge clk or negedge rst) begin …
源码文件
module Booth16(CLK, RESET, A, B, P); parameter WIDTH = 16; input CLK, RESET; input [WIDTH-1:0]A, B; output [WIDTH+WIDTH-1:0]…