实现fft的ip核，用vhdl语言实现。
标签： fft
上传时间： 2014-01-03
上传用户：onewq
wishbone总线的VHDL源代码 wishbone适用于与FPGA中IP核的高速通信，其接口简单，速度快 成为ip通信的主流
标签： wishbone VHDL FPGA IP核
上传时间： 2014-01-09
上传用户：maizezhen
ip控制,ip段控制所顶，防止他人偷窃破坏， 文件目录清晰
标签： 控制 ip
上传时间： 2017-03-10
上传用户：xinzhch
i2c IP核 i2c.master i2c.mater.v
标签： master mater i2c IP核
上传时间： 2013-12-05
上传用户：moerwang
VERILOG VERSION PIC16C57 是一个用于FPGA模拟PIC16C57的IP核，有帮助文件，介绍了如何测试使用这个IP核。用VERILOG语言编写的。
标签： PIC 16C C57 VERILOG
上传时间： 2014-01-16
上传用户：franktu
基于verilog HDL的一个USB 1.1的IP 核，内有详细文档说明。
标签： verilog HDL 1.1 USB
上传时间： 2013-12-20
上传用户：731140412
基于Verilog HDL 的一个CAN总线IP核。
标签： Verilog HDL CAN IP核
上传时间： 2013-12-08
上传用户：yy541071797
使用Libero提供的异步通信IP核实现UART通信，并附带仿真程序。UART设置为1位开始位，8位数据位，1位停止位，无校验。且UART发送自带2级FIFO缓冲，占用FPGA面积很小。
标签： Libero UART IP核 异步通信
上传时间： 2013-12-09
上传用户：拔丝土豆
基于Avalon的SDRAM控制器IP核
标签： Avalon SDRAM IP核 控制器
上传时间： 2013-11-25
上传用户：stella2015
这是一个完整的pwm ip 核，可在sopc中实例化该核，下载即可用，绝对好使。
标签： pwm ip
上传时间： 2013-11-29
上传用户：zhuimenghuadie
