这个封装库比较杂，包含除电阻电容电感以外的，我们常用的一些电子元器件。电池：CR1220和CR2032;贴片磁珠；整流桥:种类很齐全；保险管：贴片和直插均有；晶振：直插HC49、2*6、3*8等圆柱形，贴片0705等40种规格晶振；继电器：包括欧姆龙和松下一些常用的型号的继电器共36种，这个很难得的；变压器：EI35RJ11和RJ45网口；sd卡座；USB座：A,B,C型都有；拨码开关和按键：共90多种封装形式；
上传时间： 2022-04-25
上传用户：canderile
delay.c 文件实现iic的精准延迟..如果有其他的精准延迟程序可以替代.miic.c 文件 实现模拟iic通信tcs34725.c 文件实现对颜色传感器的通信 通信常用程序如下TCS34725_Init() 为颜色传感器初始化程序 返回值 true或者false 例 if(TCS34725_Init()==true)TCS34725_GetRawData() 为采集颜色. 返回值 true或者false 例 if(TCS34725_GetRawData()==true) 颜色数据储存在已经定义的静态变量中.颜色读取 为 调用u16 GetRData(void);u16 GetGData(void);u16 GetBData(void);u16 GetCData(void); 这四个函数读取静态变量的数值并分别返回16位的R,G,B,C值.RGBLEDOFF RGBLEDON 分别是灯光开关.颜色传感器,采集时长设置在 tcs34725.c 文件中 的void TCS34725_Setup(void){ TCS34725_SetIntegrationTime(TCS34725_INTEGRATIONTIME_154MS); TCS34725_SetGain(TCS34725_GAIN_16X);}TCS34725_SetIntegrationTime 是设置单次采集时长TCS34725_SetGain 是设置多次采集的次数. 这两个函数需要的参数 选择在tcs34725.h 中. 自行组合在速度和准确间取舍.
上传时间： 2022-06-11
上传用户：XuVshu
摘要：随荐电力电子设备、交直流电弧炉和电气化铁道等非线性、冲击性负荷的大量接入电网，引起了电网无功功率不足、电压波动与闪变、三相供电不平衡以及电压电流波形畸变等其它一系列电能质景问题，并严重威胁着电力系绕的安全稳定运行。首先，本文介绍了无功功率的基本概念，介绍了无功功率对电力系统的影响以及无功补偿的作用，并详尽的闸述了国内外无功补偿装置的历史以及现状。其次，本文详细分析了静止无功补偿器（SVC）和静止无功发生器（SVC）的基本结构，控制方法和工作原理，以及各自优特点。并且阐述了它们的工作特性。再次，本文着重进行了对SVG型静止无功补偿器提高系统电压的理论研究。利用MATLAB/SIMLINK仿真软件对SVG工作方式及利用SVG动态提高系统电压的原理进行仿真研究。并对仿真结果进行了全面外析VRe，本完成了（利t功补t控制器的设计，该控a器a系统硬件上采用了由STC生产的STCIOFO8X单片机作为主控制器。采用ATT7022作为电能检测芯片，实现电网参数的精确深样与计算，在系统软件上采用品刚管控制投切电容器，实现了电容器的快速，无弧的投切。采用全中文液品显示界面实时显示系统运行状况.关；无，SVG，svc，STC10FO8X随着现代电力电子技术的飞速发展，大量大功率、非线性负荷的接入电网中，使得电网供电质量受到了严重的威胁。特别是一些像电弧炉、轧机、整流桥等非线性和冲击性负荷的大量使用是导致电能质量恶化的最主要来源，造成了一系列严重的影响理想状态的电力供应要求频率为50Hz，电压幅值稳定在额定值的标准正弦波形。在三相电网供电系统中，A，B.C三相电压电流的幅值大小相等、相位差依次落后120度。但当电力用户的各种用电装置接入电力系统后，电力供应由理想的电力供应变成了电压电流偏离这种状态的非理想状态。电网中的许多用电负荷都具有低功率因数、非线性、不平衡性和冲击性的特征，这些特征严重地危害着电网的电力供应，可表现在：电压值跌落或浪涌、各次谐波含量大、电压波形发生闪变、电压电流波形失真等，这样便出现了电能质量问题。实际电网中的电能质量问题主要表现如下：
上传时间： 2022-06-17
上传用户：
三相相序缺相检测电路TC783A TC783A为三相相序和缺相检测电路，可用作检测三相正弦波电压的相序和缺相状态，同时有保护功能，具有单电源，功耗小，功能强，输入阻抗高，采样方便，外接元件少等优点。使用在控制板上，对三相电压进行指示；也可在电机上使用，对电机的正反转进行控制和缺相进行保护。一.TC783A电路具备以下特点：单电源工作，电源电压9-15V。对输入正弦波电压设计为施密特检测，有效去除干扰。动态检测三相的存在，分别对三相输出指示。正反序输出指示。有过压保护的设计，外电压和内基准比较，有锁定和不锁定两种输出。二、电路框图与工作原理三相电压信号A、B、C经分压电阻网络分别进入电路1、2、3脚，通过对正弦波进行施密特检测了解信号的存在并送入缺相检测电路检测后输出指示，电路13脚为内部脉冲发生电路的外接电容约为0.1-0.15u。三相正弦输入正常时，对应A、B、C输入1、2、3脚的输出端12、11、10脚输出为低电平；当某一相没有输入信号时，对应的输出脚上将有高电平。根据缺相检测的结果，在不缺相的情况下相序指示电路将输出相序，在三相电压信号A、B、C进入电路1、2、3脚的状态下，9脚输出高电平指示正序；而在三相电压信号A、C、B进入电路1、2、3脚的状态下，8脚输出高电平指示反序。在缺相状态下，9脚8脚皆输出低电平。电路另外还设计了保护电路，可对过流、过压信号进行检测和输出。5脚为采样输入端，输入信号与电路内的6V基准比较，并在电路6脚输出。如果采样高于6V，输出高电平。4脚对输出方式将有两种控制选择：4脚接低电平，输出为不锁定输出，即输入高输出高，输入低输出低；4脚接高电平，输出为锁定输出，这时输入高输出高，而输入低后输出仍高，需要4脚接地复位才能输出低。用户进行选择。
上传时间： 2022-06-25
上传用户：
矢量控制（FOC）基本原理一、基本概念1.1模型等效原则交流电机三相对称的静止绕组A、B、C，通以三相平衡的正弦电流时，所产生的合成磁动势是旋转磁动势F，它在空间呈正弦分布，以同步转速o1（即电流的角频率）顺着A-B-C的相序旋转。这样的物理模型如图1-1a所示。然而，旋转磁动势并不一定非要三相不可，单相除外，二相、三相、四相……等任意对称的多相绕组，通以平衡的多相电流，都能产生旋转磁动势，当然以两相最为简单。图1-1b中绘出了两相静止绕组a和β，它们在空间互差90°，通以时间上互差90°的两相平衡交流电流，也产生旋转磁动势F。再看图1-1c中的两个互相垂直的绕组M和T，通以直流电流in和i，产生合成磁动势F，如果让包含两个绕组在内的整个铁心以同步转速旋转，则磁动势F自然也随之旋转起来，成为旋转磁动势。把这个旋转磁动势的大小和转速也控制成与图1-1a一样，那么这三套绕组就等效了。
上传时间： 2022-06-30
上传用户：zhaiyawei
FOC的控制核心——坐标变换■坐标系口一定子坐标系（静止）一A-B-C坐标系（三相定子绕组、相差120度）一a-β坐标系（直角坐标系：a轴与A轴重合、β轴超前a轴90度）口一转子坐标系（旋转）-d-q坐标系（d轴一转子磁极的轴线、q轴超前d轴90度）口一定向坐标系（旋转）M-T坐标系（M轴固定在定向的磁链矢量上，T轴超前M轴90度）转子磁场定向控制一-M-T坐标系与d-q坐标系重合FOC的控制核心——SVPWM■空间矢量口根据功率管的开关状态（上管导通是“1"，关闭是“0"）定义了8个空间矢量。其中000和111是零矢量。■扇区口空间矢量构成6个扇区口确定Vref位于哪个扇区，才能知道用哪对相邻的基本电压空间矢量去合成Vref。■参考电压矢量合成口利用基本电压空间矢量的线性时间组合得到定子参考电压Vref。■七段式SVPWM，由3段零矢量和4段相邻的两个非零矢量组成。3段零矢量分别位于PWM的开始、中间和结尾。■非零电压空间矢量能使电机磁通空间矢量产生运动，而零电压空间矢量使磁通空间矢量静止
标签： foc
上传时间： 2022-06-30
上传用户：qdxqdxqdxqdx
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
a_bit equ 20h ;个位数存放处 b_bit equ 21h ;十位数存放处 temp equ 22h ;计数器寄存器 star: mov temp,#0 ;初始化计数器 stlop: acall display inc temp mov a,temp cjne a,#100,next ;=100重来 mov temp,#0 next: ljmp stlop ;显示子程序 display: mov a,temp ;将temp中的十六进制数转换成10进制 mov b,#10 ;10进制/10=10进制 div ab mov b_bit,a ;十位在a mov a_bit,b ;个位在b mov dptr,#numtab ;指定查表启始地址 mov r0,#4 dpl1: mov r1,#250 ;显示1000次 dplop: mov a,a_bit ;取个位数 MOVC A,@A+DPTR ;查个位数的7段代码 mov p0,a ;送出个位的7段代码
上传时间： 2013-11-06
上传用户：lx9076
